微型計算機接口與通訊第五章

微機原理制作者：張幸在此幻燈片插入公司的徽標從“插入”菜單選擇圖片找到徽標文件單擊“確定”重新設(shè)置徽標大小單擊徽標內(nèi)任意位置?；諛送獠砍霈F(xiàn)的方框是“調(diào)整控點”使用這些重新設(shè)置對象大小如果在使用尺寸調(diào)整控點前按下shift鍵，則對象改變大小但維持原比例。第五章存儲器第一節(jié)存儲器概述第二節(jié)隨機存取存儲器第三節(jié)只讀存儲器第四節(jié)CPU與存儲器連接

一、存儲器的分類

主存：速度快，容量小，價格高輔存：速度慢，容量大，價格低第一節(jié)存儲器概述內(nèi)存儲器（主存）：用來存放當(dāng)前運行的程序數(shù)據(jù)外存儲器（輔存）：存放暫時不運行的程序數(shù)據(jù)存儲器1、按用途分類

2、按存儲介質(zhì)分類存儲器光存儲器光盤磁表面存儲器半導(dǎo)體存儲器軟磁盤硬磁盤盒式錄音帶ROMRAM可編程PROM掩膜ROMPROMEPROMEAROM雙極型MOS型動態(tài)RAM靜態(tài)RAM

ROM只讀存儲器只能讀，不能寫，斷電后信息不會丟失，屬非易性存儲器1、掩膜ROM：由生產(chǎn)廠商用掩膜技術(shù)將程序?qū)懭肫渲?，適用于大批量生產(chǎn)2、可編程ROM（PROM或OTP）：由用戶自行寫入程序，一旦寫入，不能修改，適用于小批量生產(chǎn)3、可擦除可編程ROM（EPROM）：可由用戶自行寫入寫入后，可用紫外線光照擦除重新寫新的程序，適用于科研4、電可擦除ROM（EEPROM）：可用電信號擦除和重新寫入的存儲器，適用于斷電保護5、閃存(FlashMemory)電可擦除,反復(fù)使用,速度塊,靈活性好,集RAM和EEPROM優(yōu)點

RAM隨機存取存儲器既能讀，又能寫，斷電后信息會丟失，屬易失性存儲器RAM用于存放各種現(xiàn)場的輸入輸出程序，數(shù)據(jù)，中間結(jié)果1、靜態(tài)RAM（SRAM）：利用半導(dǎo)體觸發(fā)器兩個穩(wěn)定的狀態(tài)表示0或1雙極型的SRAM：用晶體管觸發(fā)器作為記憶單元

MOS管的SRAM：由6個MOS管作為記憶單元雙極型速度快，MOS管速度慢，不需要刷新2、動態(tài)RAM（DRAM）：利用MOS管的柵極電容保存信息，即電荷的多少表示0和1。動態(tài)RAM需要進行刷新操作

存儲器的主要性能指標1、存儲容量：一個基本存儲器能匯集的最大信息量

存儲器的容量=地址寄存器的編址數(shù)*存儲字的位數(shù)2、存儲速度存取時間TA：從存儲器接到讀或?qū)懨畹綇拇鎯ζ髯x出或?qū)懭氲臅r間稱為存儲時間存儲周期TM：兩個獨立存儲操作之間的最小時間間隔3、價格：存儲器的價格正比于容量，反比于存儲時間4、存儲器的可靠性MTBF越大，可靠性越高第二節(jié)隨機存取存儲器一、靜態(tài)RAM1.靜態(tài)RAM的結(jié)構(gòu)2.靜態(tài)RAM的實例

地址反向器X譯碼器驅(qū)動器A0A1A2A3A412313212313232*32=1024存儲單元132I/O電路Y譯碼器A5A6A7A8A9地址反相器輸出驅(qū)動器控制電路輸入讀/寫CS1232

1.靜態(tài)RAM的結(jié)構(gòu)

存儲體：大量記憶二進制信息的存儲單元有規(guī)則的結(jié)合。32*32*存儲字=1024存儲單元片選信號：表示存儲器是否工作讀信號：表示存儲器的操作為讀操作寫操作：表示存儲器的操作為寫操作一唯譯碼：每一字選線選中存儲單元二唯譯碼：X，Y譯碼，X，Y相交處選中一單元地址譯碼器：接受地址信息經(jīng)譯碼選中相應(yīng)單元地址譯碼讀寫控制電路：接受CPU控制信息，決定存儲器操作控制信號I/O電路：接受讀、寫命令，控制數(shù)據(jù)流向2.靜態(tài)RAM的實例21141K*410條地址線，4條數(shù)據(jù)線61162K*811條地址線，8條數(shù)據(jù)線62648K*813條地址線，8條數(shù)據(jù)線6212816K*814條地址線，8條數(shù)據(jù)線6225632K*8628128128K*8

二、動態(tài)RAM1.動態(tài)RAM的結(jié)構(gòu)2.動態(tài)RAM的實例

動態(tài)RAM：利用MOS管的柵極電容保存信息動態(tài)RAM集成度高、成本低、耗電少，且必須定時刷新。動態(tài)RAM有4管動態(tài)RAM，3管動態(tài)RAM，單管動態(tài)RAM。動態(tài)RAM為提高集成度，減少引腳的封裝數(shù)，地址線分成行地址，列地址1.動態(tài)RAM的結(jié)構(gòu)刷新地址計數(shù)器地址多路開關(guān)刷新定時器仲裁電路定時發(fā)生器讀/寫RASCASWR

DRAM地址地址總線CPU

地址多路器：把CPU行地址，列地址分兩次送DRAM刷新定時器：完成對DRAM芯片進行定時刷新刷新地址寄存器：提供刷新地址寄存器（DRAM的刷新是一行一行的，不是一個單元一個單元進行）仲裁電路：當(dāng)CPU訪問存儲器的請求和定時刷新請求同時產(chǎn)生時，有仲裁電路決定優(yōu)先級定時發(fā)生器：提供DRAM所需的行地址選通信息RAS，

列地址選通信息CAS，寫信號WE

2164A0~A7DinCASncWEVccGND2164邏輯關(guān)系圖DoutRAS2.動態(tài)RAM例子Intel2164是64K*1的DRAM芯片，內(nèi)部有4個128*128基本存儲電路矩陣。2164邏輯關(guān)系如下：A0—A7：地址線WE—讀寫控制線；

WE=0為寫入，WE=1為讀出RAS—行選通信號；CAS—列選通信號；Din—數(shù)據(jù)輸入；Dout—數(shù)據(jù)輸出；

三、高速緩沖存儲器1、Cache、主存、輔存三者關(guān)系2、Cache的組成3、Cache的結(jié)構(gòu)4、Cache數(shù)據(jù)更新

Cache技術(shù)：把主存儲器看成高速緩沖器而設(shè)置的小容量的局部存儲器局部性原理：時間局部性、空間局部性1、Cache、主存、輔存關(guān)系

CPUCacheSRAM主存DRAM輔存硬盤Cache控制器DRAM控制器提高速度提高容量2、Cache的組成組成：存放主存儲器的數(shù)據(jù)存放該數(shù)據(jù)在主存的地址3、Cache的結(jié)構(gòu)Cache的結(jié)構(gòu)分為全相聯(lián)Cache，直接映象Cache

組相聯(lián)Cache全相聯(lián)Cache：允許主存中每一字塊映象到Cache存儲器任一字塊位置上直接映象Cache：主存與Cache中字塊的對應(yīng)關(guān)系可用函數(shù)描述j=imod2j為Cache字塊號，i為主存字塊號組相聯(lián)Cache：組相聯(lián)Cache和全相聯(lián)Cache折中，每組Cache采用直接映象，組之間用全相聯(lián)c

主存儲器0塊1塊…15塊…2047塊0塊1塊…15塊標記標記標記Cache11位全相聯(lián)Cache

0塊1塊…15塊16塊17塊…31塊…2032塊2033塊…2047塊０區(qū)1區(qū)127區(qū)…0塊1塊…15塊標記標記標記Cache7位主存儲器直接映象Cache

0塊1塊2塊3塊…14塊15塊標記標記Cache8位標記標記標記標記０組1組7組0塊1塊…７塊８塊９塊…１５塊…2040塊2041塊…2047塊255組1組0組組相聯(lián)Cache4、Cache數(shù)據(jù)更新通寫法：Cache中數(shù)據(jù)一經(jīng)修改，立即寫回主存儲相關(guān)存儲塊實現(xiàn)簡單，但對主存操作頻繁回寫法：當(dāng)Cache中數(shù)據(jù)被其他數(shù)據(jù)塊替換時，才將Cache寫回主存。5、置換策略隨機法先進先出FIFO最近最少使用法第三節(jié)只讀存儲器1、只讀存儲器的類型2、只讀存儲器的實例

只讀存儲器：只能讀，不能寫，斷電后信息不丟失，是一種非易失性存儲器用于存放固定的程序，如系統(tǒng)啟動程序，常駐內(nèi)存的監(jiān)控程序，固定不變的參數(shù)，字庫

1、只讀存儲器的類型只讀存儲器可分為以下幾種：掩膜ROM可編程ROM（PROM）可擦除的PROM（EPROM）電可擦除的ROM（EEPROM）閃存（FLASHMEMORY）

2、EPROM的實例27162K*827324K*827648K*82712816K*82725632K*8

2764A0A12～CEPGMOED0D7～2764邏輯關(guān)系圖2764引腳排列圖地址線A0~A1213根數(shù)據(jù)線D0~D78根片選CS讀允許OE編程脈沖PGM

2764的工作模式信號VCCVPPCEOEPGMD7~D0讀方式+5V+5V低低低輸出編程方式+5V+25V高高正脈沖輸入校驗方式+5V+25V低低低輸出備用方式+5V+5V無關(guān)無關(guān)高高阻未選中+5V+5V高無關(guān)無關(guān)高阻第四節(jié)CPU與存儲器連接存儲器和CPU的連接有三部分：地址線連接數(shù)據(jù)線連接根據(jù)CPU的數(shù)據(jù)線的寬度和選用的存儲器的寬度決定幾個存儲器同時工作控制線連接用CPU的讀、寫信號控制存儲器的讀寫片內(nèi)地址直接加到CPU地址線片外地址通過譯碼選中

完成CPU和存儲器連接時要注意：系統(tǒng)總線的負載能力時序匹配問題一、存儲器的地址選擇1、線性選擇方式2、全譯碼選擇方式3、部分譯碼選擇方式存儲器的地址選擇是指：CPU通過地址線選擇某芯片中的某一個存儲單元，并對其進行讀、寫操作。

1.線性選擇方式選擇高位地址線作為片選信號例：RAM芯片容量INTEL6264（容量為8K*8），要求用2片靜態(tài)RAM的芯片6264組成16K*8的存儲器系統(tǒng)。

A0~A12A0~A12A13A0~A12CS6264D0~D7A0~A12CS6264D0~D7D0~D7D0~D7用A13作片選M/IO

用A13作片選，其地址分布1#2#1#2#00000H~01FFFH02000H~03FFFH04000H~05FFFH06000H~07FFFH

用A14作片選，其地址分布1#1#2#2#00000H~01FFFH02000H~03FFFH04000H~05FFFH06000H~07FFFH

ROM（2）CSROM（1）CSRAM（1）CSRAM（2）CSRAM（3）CSA10~A0A11A12A13A14A1507800H07FFFH0B800H0BFFFH0D800H0DFFFH0E800H0EFFFH0F000H0F7FFH適用：存儲器容量不大，所使用的存儲芯片數(shù)量不多，而CPU尋址空間遠遠大于存儲器容量時的場合。線選法特點：優(yōu)點是連線簡單，片選控制無需專門的譯碼電路。兩個缺點，一是導(dǎo)至地址重疊，二是整個存儲器地址分布不連續(xù)，使可尋址范圍減小。給編程帶來麻煩。

2.全譯碼選擇方式：對全部地址總線進行譯碼例：假設(shè)一個微機系統(tǒng)的RAM容量為4K字節(jié)，采用1K*8的RAM芯片，安排在64K空間的最低4K位置

A15~A10A0~A9A0~A9A0~A9A0~A9A0~A9D0~D7D0~D7D0~D7D0~D7D0~D7CSCSCSCSWEWEWEWEWR6：64譯碼器0123M/IO

特點：全譯碼法可以提供對全部存儲空間的尋址能力，存儲器的地址是連續(xù)且唯一確定的，即無地址間斷和地址重疊現(xiàn)象。電路較復(fù)雜，特別是地址范圍較大時

3.部分譯碼選擇：將高位地址中幾位經(jīng)過譯碼后作為片選信號，這是線選和全地址譯碼方式的組合74LS138VccY0Y1Y2Y3Y4Y5Y6

ABCG2AG2BG1Y7GND74LS138功能表

A0~A10D0~D7A0~A10D0~D7CSWEA0~A10D0~D7CSWEA0~A10D0~D7CSWEA0~A10D0~D7CSWEWR采用A11，A12，A13譯碼，地址有重疊Y0Y1Y2Y3A13A12A11

M/IO74LS138G1G2G3CBAA15A14

A16~A19浮空

A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CBA0000000000000

11111111111000第一片G2G30000000000000

1111111111100000000000

1111111111100000000000

11111111111第二片第三片第四片00000010100110000H07FFH0800H0FFFH1000H17FFH1800H1FFFH地址分配

雖然仍有地址重疊現(xiàn)象,但不會出現(xiàn)兩塊芯片地址同時選中。在大地址空間設(shè)計小容量存儲器，常采用這種方式，電路簡單。二、數(shù)據(jù)線及控制線連接控制線：ROM讀信號

RAM讀、寫信號數(shù)據(jù)線：80888位寬808616位寬考慮奇，偶選擇

1.ROM接口方式A0~A12AB0~AB12譯碼器MCEOERDDOUTA13~D0~D7A13~A0~A12AB0~AB12譯碼器MRDCEOEDOUTD0~D7A0~A12

譯碼器MRDAB0~AB12CEOEDOUTA13~A0~A12D0~D7SRAM

A0--AnD0-D7CEOEWEAB0-ABnDB0-DB7

高位ABRD

WRM譯碼器2.SRAM的接口特性SRAM

A0--AnD0-D7CEOEWEAB0-ABnDB0-DB7

高位AB譯碼器MRDWR例：要求用4KB的EPROM芯片2732，8KB的RAM芯片6264，譯碼器74LS138構(gòu)成8K字ROM和8K字RAM的存儲器系統(tǒng)。系統(tǒng)配置用最小模式2732芯片4片6264芯片2片如果是8086系統(tǒng)則要考慮把存儲器分成奇體和偶體

8086A1~A19奇地址512K*8

D7~D0偶地址512K*8

D7~D0D15~D8

D7~D0SELA0~A18SELA0~A18A0BHE1＃00000～01FFFH2＃02000～03FFFH3＃04000～07FF