第4章 組合邏輯電路2

第四章組合邏輯電路Chapter4CombinationalLogicCircuit第一節(jié)概述第二節(jié)組合邏輯電路的分析和設(shè)計(jì)方法第三節(jié)若干常用組合邏輯電路

§4.3.1全加法器(Adder)§4.3.3數(shù)值比較器(Comparator)§4.3.2編碼器(Encoder)§4.3.4譯碼器(Decoder)§4.3.5數(shù)據(jù)分配器(Demultiplexer)§4.3.6數(shù)據(jù)選擇器(Multiplexer)

第四節(jié)組合邏輯電路中的競爭——冒險(xiǎn)現(xiàn)象1上次課內(nèi)容回顧組合邏輯電路的分析和設(shè)計(jì)方法已知組合邏輯電路寫輸出邏輯表達(dá)式化簡分析其功能填真值表分析其功能分析:2設(shè)計(jì):上次課內(nèi)容回顧用與非門設(shè)計(jì)邏輯電路根據(jù)功能要求填卡諾圖化簡邏輯函數(shù)列真值表寫最簡與或式用多種基本門設(shè)計(jì)邏輯電路邏輯抽象變?yōu)榕c非與非式SSIMSIPLD3求出實(shí)現(xiàn)這個(gè)邏輯功能的最簡邏輯電路。“最簡”：是指所用器件最少，器件種類最少，而且器件之間的連線也最少。設(shè)計(jì):上次課內(nèi)容回顧4第三節(jié)若干常用組合邏輯電路加法器(Adder)半加器和全加器;加法器;加法器的應(yīng)用;

比較器(Comparator)1位數(shù)值比較器；4位數(shù)值比較器；比較器的級(jí)聯(lián)；上次課內(nèi)容回顧5本次課主要內(nèi)容第三節(jié)若干常用組合邏輯電路§4.3.2編碼器(Encoder)§4.3.4譯碼器(Decoder)6§4.3.2編碼器(Encoder)“編碼”：即為了區(qū)分一系列不同的事物，將其中的每個(gè)事物用一個(gè)二值代碼表示。實(shí)現(xiàn)編碼操作的電路稱為編碼器；編碼器的邏輯功能：把輸入的每一個(gè)高、低電平信號(hào)變成一個(gè)對(duì)應(yīng)的二進(jìn)制代碼。二進(jìn)制普通編碼器；二進(jìn)制優(yōu)先編碼器；編碼器的擴(kuò)展；二－十進(jìn)制編碼器；7一、二進(jìn)制普通編碼器(CommonEncoder)1、真值表I3I2I1I0Y1Y00111101111011110111001002、卡諾圖以兩位二進(jìn)制編碼器為例：3、輸出函數(shù)式Y(jié)1=I3I2Y1=I3I2Y0=I3I1Y0=I3I1Y1I3I2I1I000011110000111101100XXXXXXXXXXXXY0I3I2I1I000011110000111101010XXXXXXXXXXXX特點(diǎn)：任何時(shí)刻只允許輸入一個(gè)編碼信號(hào)，否則將發(fā)生混亂。85、邏輯符號(hào)由邏輯符號(hào)知電路的特點(diǎn)：0編碼有效，輸出兩位二進(jìn)制原碼。4、邏輯圖I3I2I1I0Y1Y04線——2線I3I2I1I0Y1Y04線——2線&Y1&Y0I3I2I1I02)若電路符號(hào)如右表示電路特點(diǎn)為：6、說明所以，端叫做“隱含端”I01)電路中的I0端可以去掉，因?yàn)楫?dāng)I3I2I1=111時(shí)，必然輸出0的兩位代碼00，0編碼有效，輸出兩位二進(jìn)制反碼。93位二進(jìn)制普通編碼器框圖圖3.3.83位二進(jìn)制普通編碼器框圖

若是邏輯圖,則:1編碼有效，輸出兩位二進(jìn)制原碼。103位二進(jìn)制普通編碼器真值表11由于普通編碼器在任何時(shí)刻I0～I(xiàn)7

當(dāng)中僅有一個(gè)取值為1，即只有真值表中所列的8種狀態(tài)，而且它的(28－8)種狀態(tài)均為約束項(xiàng)。因此，由真值表可得到邏輯式：或門實(shí)現(xiàn)與非門實(shí)現(xiàn)在實(shí)際電路中，與非門、或非門、與或非門往往比與門、或門、與或門更容易實(shí)現(xiàn)。思考1：如何用與非門實(shí)現(xiàn)8421-BCD碼普通編碼器？12

特點(diǎn)：允許同時(shí)輸入兩個(gè)以上編碼信號(hào)。不過在設(shè)計(jì)優(yōu)先編碼器時(shí)已經(jīng)將所有的輸入信號(hào)按優(yōu)先順序排了隊(duì)，當(dāng)幾個(gè)輸入信號(hào)同時(shí)出現(xiàn)時(shí)，只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。二、二進(jìn)制優(yōu)先編碼器(PriorityEncoder)13在優(yōu)先編碼器中優(yōu)先級(jí)別高的信號(hào)排斥級(jí)別低，即具有單方面排斥的特性。設(shè)I7的優(yōu)先級(jí)別最高，I6次之，I0最低。真值表二、二進(jìn)制優(yōu)先編碼器(PriorityEncoder)14邏輯表達(dá)式公式化簡法15邏輯圖8線-3線優(yōu)先編碼器

如果要求輸出、輸入均為反變量，則只要在圖中的每一個(gè)輸出端和輸入端都加上反相器就可以了。162、集成3位二進(jìn)制優(yōu)先編碼器74LS148ST是使能輸入端。YS為使能輸出端，通常接至低位芯片的ST端。YS和ST配合可以實(shí)現(xiàn)多級(jí)編碼器之間的優(yōu)先級(jí)別的控制。YEX為擴(kuò)展輸出端，0表示有編碼輸出；1表示無編碼輸出。17輸入：邏輯0(低電平)有效輸出：邏輯0(低電平)有效低電平表示“電路工作，但無編碼輸入”集成3位二進(jìn)制優(yōu)先編碼器74LS148的真值表低電平表示“電路工作，且有編碼輸入”18由邏輯圖和功能表可知：(1)為選通輸入端，只有在(即ST=1時(shí))編碼器才能正常工作；而在(即ST=0時(shí))所有的輸出端均被封鎖在高電平。且此時(shí)，輸出(由功能表第一行體現(xiàn))。19(2)為選通輸出端，其表達(dá)式為：此式表明：只有當(dāng)所有的編碼輸入端均為高電平(即沒有編碼輸入)，且ST=1()時(shí)，才為低電平。為低電平表示“電路工作，但無編碼輸入”。(功能表第二行所示)。20(3)為擴(kuò)展端，用于擴(kuò)展編碼功能，其表達(dá)式為：此式表明：只要任何一個(gè)編碼輸入端有低電平信號(hào)輸入(即有編碼信號(hào))，且ST=1(即)，即為低電平。所以，低電平輸出信號(hào)表示“電路工作，且有編碼輸入”。(功能表第3——10行所示)。(4)在，且有編碼輸入的工作狀態(tài)下，允許當(dāng)中同時(shí)有幾個(gè)輸入端低電平，且其中優(yōu)先權(quán)最高，優(yōu)先權(quán)最低。21三、編碼器的功能擴(kuò)展(利用YS、YEX端)試用兩片4線—2線優(yōu)先編碼器，將A0~A78個(gè)低電平輸入信號(hào)編為000~1118個(gè)3位二進(jìn)制代碼。其中A7的優(yōu)先權(quán)最高，A0的優(yōu)先權(quán)最低。輸出原碼。(先以簡單的4線－2線編碼器為例)1、連線圖(1)片工作時(shí)：(2)片不工作YS1=1S2=1YEX1=0(1)片輸入全1不工作時(shí)：(2)片工作YS1=0S2=0YEX1=1I3I2I1I0Y1Y0SYSYEX1&&Z2Z1Z0A7A6A5A4A3A2A1A0I3I2I1I0Y1Y0SYSYEX(1)(2)可編出

111、110、101、100可編出

011、010、001、0002、工作原理此時(shí)，此時(shí)，Z2=1Z2=0擴(kuò)展原理？22【例】試用兩片74LS148接成16線-4線優(yōu)先編碼器，將16個(gè)低電平輸入信號(hào)編為0000~111116個(gè)4位二進(jìn)制代碼，其中的優(yōu)先權(quán)最高，的優(yōu)先權(quán)最低。用兩片74LS148接成的16線－4線優(yōu)先編碼器邏輯圖～均無信號(hào)時(shí)，才允許對(duì)～輸入信號(hào)編碼。2300101111111001111101(1)片處于編碼狀態(tài),(2)片被封鎖。241111111110(2)片處于編碼狀態(tài)11101001010111010125B3B2B1B0思考2：如何用一片74LS148實(shí)現(xiàn)8421-BCD碼優(yōu)先編碼器？A’9=0,S’=B3=1,B0=1;1001A’9=1,A’8=0,S’=B3=1;1000A’9=A’8=1,S’=0;B3=0,148正常工作。26四、二－十進(jìn)制編碼器輸入端10個(gè)，輸出端4個(gè)，也稱10線－4線編碼器。集成10線-4線優(yōu)先編碼器輸入輸出均低電平有效。27常用集成編碼器1、74LS1482、74LS147二—十進(jìn)制優(yōu)先編碼器0編碼有效輸出8421BCD反碼10線—4線(實(shí)為9線—4線)沒有I0

端:當(dāng)I9~I1全為1時(shí)，輸出0000的反碼11118線—3線優(yōu)先編碼器0編碼有效輸出3位二進(jìn)制反碼74LS148I7I6I5I4I3I2I1I0YEXY2Y1Y0YSS74LS147I8I7I6I5I4I3I2Y2Y1Y0I9I1Y328§4.3.4譯碼器(Decoder)把代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼，實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。

邏輯功能：將每個(gè)輸入的二進(jìn)制代碼對(duì)應(yīng)的輸出高、低電平信號(hào)。

譯碼是編碼的反操作。

29§4.3.4譯碼器(Decoder)二進(jìn)制譯碼器(最小項(xiàng)譯碼器); (BinaryDecoder);

二—十進(jìn)制譯碼器; (Binary-codedDecimalDecoder);

顯示譯碼器; (DisplayDecoder)

譯碼器的應(yīng)用。30§4.3.4譯碼器(Decoder)一、二進(jìn)制譯碼器(最小項(xiàng)譯碼器)

輸入：一組二進(jìn)制代碼輸出：一組與輸入代碼一一對(duì)應(yīng)的高、低電平信號(hào)。

2位二進(jìn)制譯碼器；

3位二進(jìn)制譯碼器(74LS138)；311)真值表3)邏輯圖Y3=A1A0=m3Y0=A1A0=m0Y1=A1A0=m1Y2=A1A0=m2

S端為控制端(片選端、使能端)當(dāng)S=0時(shí)，譯碼器工作；當(dāng)S=1時(shí)，譯碼器禁止，所有的輸出端均為0。輸入輸出A1A0Y3Y2Y1Y0

10

0011

0100010100001010002位二進(jìn)制譯碼器2)輸出表達(dá)式A1A0111S&Y3&Y2&Y1&Y0324)邏輯符號(hào)(2線—4線譯碼器)輸出0有效的2線—4線譯碼器可用與非門構(gòu)成，輸出1有效5)常用集成2線—4線譯碼器0m=01AA==1m2Y2m=3Y3m=01AA=74LS139：雙2線—4線譯碼器輸出0有效1Y=01AA=01AAY0Y3Y2Y1Y0A0A1SY3Y2Y1Y0A0A1S74LS139Y13Y12Y11Y10Y23Y22Y21Y20A20A21S2A10A11S1輸出邏輯表達(dá)式333位二進(jìn)制譯碼器3位二進(jìn)制（3線－8線）譯碼器框圖如下所示：二進(jìn)制譯碼器可采用二極管與門陣列或三極管集成門電路等構(gòu)成。343位二進(jìn)制譯碼器（1）二極管與門陣列譯碼器電路二極管與門陣列構(gòu)成的3位二進(jìn)制譯碼器電路圖1(3V)1(3V)0(0V)+5V353位二進(jìn)制譯碼器用二極管與門陣列構(gòu)成的譯碼器：（2）三極管集成門譯碼器電路中規(guī)模（MSI）集成電路通常采用三極管集成門（如TTL）電路。下面以74LS1383線－8線譯碼器為例來分析譯碼器的工作原理：優(yōu)點(diǎn)：結(jié)構(gòu)簡單缺點(diǎn)：

1、電路的輸入電阻較低而輸出電阻較高；

2、輸出的高、低電平信號(hào)發(fā)生偏移（0.7V）因此，二極管門陣列譯碼器通常用于大規(guī)模(LSI)集成電路中363線—8線譯碼器:74LS138邏輯符號(hào)(輸出0有效)：當(dāng)控制端S1S2S3=100時(shí)，譯碼器處工作狀態(tài)，它能將三位二進(jìn)制數(shù)的每個(gè)代碼分別譯成低電平。譯碼器禁止時(shí)，所有輸出端都輸出無效電平(高電平)。3774LS138功能表38&&&&&&&&1111111&3-8譯碼器74xx138內(nèi)部邏輯圖3974LS138各輸出函數(shù)表達(dá)式最小項(xiàng)譯碼器1)同理,四位二進(jìn)制譯碼器為4線—16線譯碼器。2)二進(jìn)制譯碼器就是n線—2n線譯碼器，即，n變量全部最小項(xiàng)的譯碼器。40邏輯功能：將輸入的BCD碼的10個(gè)代碼譯成10個(gè)高、低電平輸出信號(hào)。它屬于碼制變換譯碼器中的一種。二、二－十進(jìn)制譯碼器

4線－10線譯碼器74LS42是二－十進(jìn)制譯碼器的一個(gè)典型例子，它將所輸入的8421－BCD碼二進(jìn)制代碼譯成十進(jìn)制代碼0～9。?線－?線譯碼器功能：將輸入的BCD碼譯成高、低電平輸出信號(hào)。4174LS42功能表42圖3.3.874LS42邏輯電路圖74LS42邏輯電路圖及各輸出表達(dá)式思考：如何實(shí)現(xiàn)5421、2421、余3碼等BCD碼的譯碼轉(zhuǎn)換？43邏輯功能：將數(shù)字(0～9)、文字、符號(hào)(A~F)等的二進(jìn)制代碼翻譯并顯示出來的電路叫顯示譯碼器。它包括譯碼驅(qū)動(dòng)電路和數(shù)碼顯示器兩部分。三、顯示譯碼器按發(fā)光物質(zhì)分，數(shù)碼顯示器可以分為以下四種類型：

1)半導(dǎo)體顯示器，亦稱發(fā)光二極管(LED)顯示器；

2)熒光數(shù)字顯示器，如熒光數(shù)碼管、場效發(fā)光數(shù)字板等；

3)液晶數(shù)字顯示器，如液晶顯示器(LCD)、電泳顯示器等；

4)氣體放電顯示器，如輝光數(shù)碼管、等離子顯示板等。4445有機(jī)化合物液晶顯示器結(jié)構(gòu)及工作原理（動(dòng)態(tài)散射效應(yīng)）缺點(diǎn):

亮度很差，響應(yīng)速度較低（10～200ms）。優(yōu)點(diǎn):

功耗極小，工作電壓很低（<1V）。46數(shù)碼顯示實(shí)物圖47半導(dǎo)體數(shù)碼管（八段）外形圖及等效電路缺點(diǎn):

工作電流較大，每一段工作電流在10mA左右。優(yōu)點(diǎn):

工作電壓低、體積小、壽命長、可靠性高，響應(yīng)時(shí)間短（），亮度較高。48LED的驅(qū)動(dòng)電路——

既可以用半導(dǎo)體三極管驅(qū)動(dòng)，也可以用TTL與非門驅(qū)動(dòng)。49顯示器件：常用的是七段顯示器件abcdefg半導(dǎo)體數(shù)碼管5051abcdefg510YaYbYgabg510510發(fā)光二極管Ya-Yg:控制信號(hào)高電平時(shí),對(duì)應(yīng)的LED亮低電平時(shí),對(duì)應(yīng)的LED滅52abcdfgabcdefg111111001100001101101e53

BCD－七段顯示譯碼器A3-A0:輸入數(shù)據(jù)要設(shè)計(jì)的七段顯示譯碼器YaYbYcYdYeYfYg譯碼器A3A2A1A0bcdefga54十進(jìn)制數(shù)

A3A2A1A0

YaYbYcYdYeYfYg

顯示字形

0

0000

11111

100

1

0001

01100001

2

001011011012

3

001111110013

4

010001100114

5

010110110115

6011000111116

7

011111100007

8

100011111118

9

100111100119

55例：BCD七段字符譯碼顯示電路7448驅(qū)動(dòng)BS201A（a）接線圖（b）七段顯示字型數(shù)碼顯示電路譯碼驅(qū)動(dòng)電路56a的卡諾圖57b的卡諾圖c的卡諾圖58d的卡諾圖e的卡諾圖59f的卡諾圖g的卡諾圖60邏輯表達(dá)式61邏輯圖62七段顯示譯碼器74LS48引腳排列圖燈測試輸入滅零輸入滅燈輸入／滅零輸出00067.9006374LS48功能表序號(hào)輸入輸出A3A2A1A0YaYbYcYdYeYfYg01100001111111011X00011011000021X001011101101……141X111010001111151X11111000000064RBI和RBO配合使用，可使多位數(shù)字顯示時(shí)的最高位及小數(shù)點(diǎn)后最低位的0不顯示?燈測試輸入信號(hào)LT：輸入，用以檢查數(shù)碼管的好壞。LT=0，七段全亮；1，電路正常譯碼。?滅零輸入信號(hào)RBI：輸入，當(dāng)RBI=0時(shí)，若輸入A3A2A1A0=0000，則七段全滅，不顯示；若A3A2A1A0≠0000，則照常顯示。?滅零輸出信號(hào)RBO：輸出，當(dāng)芯片本身處于滅零狀態(tài)(即RBI=0且A3A2A1A0=0000)時(shí)，RBO=0，否則RBO=1。6511有滅零控制的數(shù)碼顯示系統(tǒng)實(shí)例圖RBI和RBO配合使用，可使多位數(shù)字顯示時(shí)的最高位及小數(shù)點(diǎn)后最低位的0不顯示66

(1)在存儲(chǔ)器中的應(yīng)用用作地址譯碼器或指令譯碼器，譯碼器輸入地址碼，輸出為存儲(chǔ)單元地址。如n位地址線可尋址2n

個(gè)單元。

(2)擴(kuò)展應(yīng)用在需進(jìn)行大容量譯碼時(shí)，可將芯片進(jìn)行擴(kuò)展。

【例】試用兩片74LS138組成4線－16線譯碼器，將輸入的4位二進(jìn)制代碼D3D2D1D0

譯成16個(gè)獨(dú)立的低電平信號(hào)。四、譯碼器的應(yīng)用67用兩片74LS138接成的4線－16線譯碼器D3=0,片I正常，片II被封鎖，將D3D2D1D0譯成Z0～Z7D3=1,片II正常，片I被封鎖，將D3D2D1D0譯成Z8～Z15D1D0D2D3+5v68(1)片工作，