第六章 存儲器

第6章

存儲系統(tǒng)1本章主要內(nèi)容微型機(jī)的存儲系統(tǒng)、分類及其特點半導(dǎo)體存儲芯片的外部特性及其與系統(tǒng)的連接

存儲器擴(kuò)展技術(shù)（掌握）高速緩存（了解）2

學(xué)習(xí)目標(biāo)1、存儲器的類型:

隨機(jī)存儲器RAM;只讀存儲器ROM2、存儲器的設(shè)計、地址分配3、外設(shè)的地址分配

重點內(nèi)容1、存儲器的類型2、存儲系統(tǒng)的設(shè)計3§6.1概述內(nèi)容：微型機(jī)的存儲系統(tǒng)半導(dǎo)體存儲器的基本概念存儲器的分類及其特點兩類半導(dǎo)體存儲器的主要區(qū)別4微型機(jī)的存儲系統(tǒng)將兩個或兩個以上速度、容量和價格各不相同的存儲器用硬件、軟件或軟硬件相結(jié)合的方法組織起來這樣就構(gòu)成了計算機(jī)的存儲系統(tǒng)。系統(tǒng)的存儲速度接近最快的存儲器，容量接近最大的存儲器。5微型機(jī)的存儲系統(tǒng)Cache存儲系統(tǒng)（高速緩沖）解決速度問題虛擬存儲系統(tǒng)解決容量問題高速緩沖存儲器主存儲器主存儲器磁盤存儲器6存儲器的層次結(jié)構(gòu)微機(jī)擁有不同類型的存儲部件由上至下容量越來越大，但速度越來越慢寄存器堆高速緩存主存儲器聯(lián)機(jī)外存儲器脫機(jī)外存儲器快慢小大容量速度CPU內(nèi)核7(按用途)兩大類——內(nèi)存、外存內(nèi)存——存放當(dāng)前運行的程序和數(shù)據(jù)。特點：快，容量小，隨機(jī)存取，CPU可直接訪問。通常由半導(dǎo)體存儲器構(gòu)成RAM、ROM外存——存放非當(dāng)前使用的程序和數(shù)據(jù)。特點：慢，容量大，順序存取/塊存取。需調(diào)入內(nèi)存后CPU才能訪問。通常由磁、光存儲器構(gòu)成，也可以由半導(dǎo)體存儲器構(gòu)成磁盤、磁帶、CD-ROM、DVD-ROM、固態(tài)盤89半導(dǎo)體存儲器

由能夠表示二進(jìn)制數(shù)“0”和“1”的、具有記憶功能的一些半導(dǎo)體器件組成。如觸發(fā)器、MOS管的柵極電容等。能存放一位二進(jìn)制數(shù)的器件稱為一個存儲元。若干存儲元構(gòu)成一個存儲單元。10半導(dǎo)體存儲器的分類:

雙極型

RAM靜態(tài)動態(tài)掩膜ROMROM可編程PROM

可擦寫EPROM

MOS半導(dǎo)體存儲器11內(nèi)存儲器的分類內(nèi)存儲器隨機(jī)存取存儲器（RAM）RandomAccessMemory只讀存儲器（ROM）ReadOnlyMemory12隨機(jī)存取存儲器（RAM）作用:暫存運行的程序和數(shù)據(jù)RAM(性質(zhì))靜態(tài)存儲器（SRAM）StaticRAM動態(tài)存儲器（DRAM）DynamicRAM13只讀存儲器（ROM）作用：存放固定不變的程序和數(shù)據(jù)只讀存儲器

掩模ROMPROMEPROMEEPROM14存儲器的主要技術(shù)指標(biāo)存儲容量：存儲單元個數(shù)M×每單元位數(shù)N存取速度：從CPU給出有效的存儲地址到存儲器給出有效數(shù)據(jù)所需的時間以存儲器的存取時間來衡量

存取周期：兩次獨立的存儲器操作所需間隔的最小時間可靠性：以平均故障間隔時間MTBF來衡量功耗：動態(tài)功耗、靜態(tài)功耗性能/價格比：用于衡量存儲器的經(jīng)濟(jì)性能。15存儲器芯片的一般結(jié)構(gòu)地址譯碼器存儲體01n位地址2n－1···數(shù)據(jù)緩沖器01m······m位數(shù)據(jù)控制邏輯電路CSR/W存儲芯片組成示意圖16§6.2隨機(jī)存儲器要求掌握：隨機(jī)存儲器的基本功能

SRAM與DRAM的主要特點幾種常用存儲器芯片及其與系統(tǒng)的連接存儲器擴(kuò)展技術(shù)17一、靜態(tài)存儲器SRAM特點：用雙穩(wěn)態(tài)觸發(fā)器存儲信息。速度快（<5ns），不需刷新，外圍電路比較簡單，但集成度低（存儲容量小，約1Mbit/片），功耗大。在PC機(jī)中，SRAM被廣泛地用作高速緩沖存儲器Cache。對容量為M*N的SRAM芯片，其地址線數(shù)=㏒2M；數(shù)據(jù)線數(shù)=N。反之，若SRAM芯片的地址線數(shù)為K，則可以推斷其單元數(shù)為2K個。18典型SRAM芯片CMOSRAM芯片6264（8K*8）：

主要引腳功能工作時序與系統(tǒng)的連接使用常用的典型SRAM芯片有：2114、6116、6264、62256等19SRAM6264芯片6264外部引線圖6264D7-D0A12-A0OEWECS1CS2邏輯符號NCA12A7A6A5A4A3A2A1A0D0D1D2GNDVCCWECS2A8A9A11OEA10CS1D7D6D5D4D3123456789101112131428262625242322212019181716156264206264芯片的主要引線地址線：A0～A12數(shù)據(jù)線：D0～D7輸出允許信號：OE寫允許信號：WE選片信號：CS1、CS2216264的工作過程讀操作寫操作注：見第三章時序圖22RD存貯器讀周期23最小模式下的存儲器寫操作246264芯片與系統(tǒng)的連接D0~D7A0A12???WEOECS1CS2???A0A12MEMWMEMR譯碼電路高位地址信號D0~D7??????25譯碼電路將輸入的一組二進(jìn)制編碼變換為一個特定的控制信號，即：將輸入的一組高位地址信號通過變換，產(chǎn)生一個有效的控制信號，用于選中某一個存儲器芯片，從而確定該存儲器芯片在內(nèi)存中的地址范圍。26二、動態(tài)隨機(jī)存儲器DRAM特點：(電路見課本P127)以電容位基本存儲電路的主要元器件，基本存儲電路簡單。需定時刷新（刷新定時間隔一般為幾微秒～幾毫秒），且刷新在對DRAM讀出信息時完成。DRAM的特點是集成度高（存儲容量大，可達(dá)1Gbit/片以上），功耗低，但速度慢（10ns左右），需要刷新。外圍電路復(fù)雜27動態(tài)RAM刷新

為了保存電容上的電荷，必須定時重復(fù)地對動態(tài)RAM的基本存儲電路存儲的信息進(jìn)行讀出和恢復(fù)，這個過程叫存儲器刷新。刷新時間間隔一般要求在1～100ms之間28刷新周期位置的安排

動態(tài)RAM需要周期性地進(jìn)行刷新操作。刷新通常是以行為單位進(jìn)行的。每刷新一行的時間稱為刷新周期。在一定的時間內(nèi)需要將存儲芯片內(nèi)的所有行都刷新一遍，將某一行本次刷新到下一次刷新的時間稱為刷新間隔，刷新間隔一般小于2

ms。從用于刷新的時間而言可分為兩種方式：集中刷新和分散刷新。

29集中刷新在每一個刷新間隔的時間內(nèi)，前一段進(jìn)行正常的讀／寫操作，后面集中進(jìn)行所有行的刷新。在刷新期間CPU不能進(jìn)行總線操作，因為地址線被占用。

分散刷新將刷新間隔平分(除以行數(shù))，每個時間段執(zhí)行一次刷新(刷新一行)。這種方式可避免CPU連續(xù)長時間的等待，其用于刷新的總的時間開銷和集中刷新一樣。刷新周期＋行數(shù)刷新間隔刷新周期刷新間隔/行數(shù) 集中刷新分散刷新30DRAM的典型芯片（了解）2118、2164（P128~129）31RAM的3個特性：1）可讀可寫，非破壞性讀出，寫入時覆蓋原內(nèi)容。2）隨機(jī)存取，存取任一單元所需的時間相同。3）易失性（或揮發(fā)性）。當(dāng)斷電后，存儲器中的內(nèi)容立即消失。

靜態(tài)RAM是靠雙穩(wěn)態(tài)觸發(fā)器來記憶信息的；多用于高速緩沖存儲器（Cache）動態(tài)RAM是靠MOS電路中的柵極電容來記憶信息的。需要定時刷新。但其集成度高、功耗低，成本低，適于作大容量存儲器。多用于主內(nèi)存，另外，內(nèi)存還應(yīng)用于顯卡、聲卡及CMOS等設(shè)備中，用于充當(dāng)設(shè)備緩存或保存固定的程序及數(shù)據(jù)。靜態(tài)RAM與動態(tài)RAM的區(qū)別：32§6.3只讀存儲器（ROM）掩模ROM一次性可寫PROM可讀寫ROM分類EPROM（紫外線擦除）EEPROM（電擦除）33掩模ROM廠家把數(shù)據(jù)寫入存儲器中，用戶無法進(jìn)行任何修改。一次性可寫PROM出廠時，存儲內(nèi)容全為1（或全為0），用戶可根據(jù)自己的需要編程，但只能編程一次。34一、EPROM特點：可多次編程寫入；掉電后內(nèi)容不丟失；內(nèi)容的擦除需用紫外線擦除器。常用EPROM芯片有：2716、2732、2764、27128、27256、27512等35EPROM2764（P130）8K×8bit芯片，其引腳與SRAM6264完全兼容地址信號：A0~A12數(shù)據(jù)信號：D0~D7輸出信號：OE片選信號：CE編程脈沖輸入：PGM362764的工作方式數(shù)據(jù)讀出編程寫入擦除標(biāo)準(zhǔn)編程方式快速編程方式編程寫入的特點：每出現(xiàn)一個編程負(fù)脈沖就寫入一個字節(jié)數(shù)據(jù)工作方式37二、EEPROM（E2PROM）特點：可在線編程寫入；掉電后內(nèi)容不丟失；電可擦除。常用典型芯片：高壓可編程的2816、2817低壓可編程的2816A、2864A、28512等。38典型E2PROM芯片28162K×8bit芯片11根地址線（A0~A10）8位數(shù)據(jù)線（D0~D7）輸出允許信號（OE）選片信號（CE）從Vpp輸入編程脈沖工作方式：P13239四、快速擦寫存儲器（Flashemory）特點：

＊高速芯片整體電可擦除（時間約1s)

＊高速編程如:28F256芯片，每個字節(jié)編程需100μs，整個芯片0.5s

＊最少可以擦寫/編程一萬次，通?？蛇_(dá)到10萬次

＊內(nèi)部集成了一個DC/DC變換器，采用單＋5V電壓供電

＊高速的存儲器訪問

＊低功耗，最大工作電流30m

＊與E2PROM進(jìn)行比較具有容量大、價格低、可靠性高等明顯優(yōu)勢應(yīng)用

BIOS，便攜式閃存硬盤40§6.4存儲器擴(kuò)展技術(shù)位擴(kuò)展——擴(kuò)展每個存儲單元的位數(shù)字?jǐn)U展——擴(kuò)展存儲單元的個數(shù)字位擴(kuò)展——二者的綜合用多片存儲芯片構(gòu)成一個需要的內(nèi)存空間，它們在整個內(nèi)存中占據(jù)不同的地址范圍，任一時刻僅有一片（或一組）被選中。41§6.4.1存儲器的設(shè)計思想選擇存儲芯片確定目標(biāo)存儲器的存儲容量確定芯片數(shù)目進(jìn)行位擴(kuò)展和地址擴(kuò)展組合成目標(biāo)存儲器42位擴(kuò)展存儲器的存儲容量等于：

單元數(shù)×每單元的位數(shù)當(dāng)構(gòu)成內(nèi)存的存儲器芯片的字長小于內(nèi)存單元的字長時，就要進(jìn)行位擴(kuò)展，使每個單元的字長滿足要求。字節(jié)數(shù)字長43位擴(kuò)展例用8片2164A芯片構(gòu)成64KB存儲器。2164A:64Kx1，需8片構(gòu)成64Kx8（64KB）LS138A16~A192164A2164A2164ADBABD0D1D7A0~A15…譯碼輸出讀寫信號A0~A19D0~D7A0~A15A0~A1544位擴(kuò)展方法：

將每片的地址線、控制線并聯(lián)，數(shù)據(jù)線分別引出。位擴(kuò)展特點：存儲器的單元數(shù)不變，位數(shù)增加。45字?jǐn)U展地址空間的擴(kuò)展。芯片每個單元中的字長滿足，但單元數(shù)不滿足。擴(kuò)展原則：每個芯片的地址線、數(shù)據(jù)線、控制線并聯(lián)，僅片選端分別引出，以實現(xiàn)每個芯片占據(jù)不同的地址范圍。46應(yīng)用舉例將SRAM6264芯片與系統(tǒng)連接，使其地址范圍為：38000H~39FFFH和78000H~79FFFH。選擇使用74LS138譯碼器構(gòu)成譯碼電路

Y0#G1Y1#G2AY2#G2BY3#Y4#AY5#BY6#CY7#片選信號輸出譯碼允許信號地址信號（接到不同的存儲體上）74LS138邏輯圖：4774LS138的真值表：（注意：輸出低電平有效）可以看出，當(dāng)譯碼允許信號有效時，Yi是輸入A、B、C的函數(shù)，即Y=f(A,B,C)11111111XXX其他值0111111111110010111111110100110111111011001110111110010011110111011100111110110101001111110100110011111110000100Y7Y6Y5Y4Y3Y2Y1Y0CBAG1G2AG2B48應(yīng)用舉例(續(xù)):D0~D7A0A12???WEOECS1CS2???A0A12MEMWMEMRD0~D7G1G2AG2BCBA&&A19A14A13A17A16A15+5VY0下圖中A18不參與譯碼，故6264的地址范圍為：38000H~39FFFH78000H~79FFFH626449字?jǐn)U展例用兩片64K×8位的SRAM芯片構(gòu)成容量為128KB的存儲器D7-D0OEWECS1CS2D7-D0OEWECS1CS28位DBA15-A0A15-A0A0~A15低位地址總線數(shù)據(jù)總線VCCVCCRDWRRDWR片選信號的接法？50字位擴(kuò)展根據(jù)內(nèi)存容量及芯片容量確定所需存儲芯片數(shù)；進(jìn)行位擴(kuò)展以滿足字長要求；進(jìn)行字?jǐn)U展以滿足容量要求。若已有存儲芯片的容量為L×K，要構(gòu)成容量為M×N的存儲器，需要的芯片數(shù)為：（M/L）×（N/K）51字位擴(kuò)展例用4K×1位的芯片組成16K×8的存儲器。擴(kuò)成4KB×8——8片(位擴(kuò)展)再擴(kuò)成16KB×1——4片（字?jǐn)U展）所以，擴(kuò)成16KB×18——4×8＝32片地址線需14根（A0-A13），其中12根（A0-A11）用于片內(nèi)尋址，2根（A12，A13）用于片選譯碼。連接圖。

注意：以上的例子中所需的地址線數(shù)并未從系統(tǒng)整體上考慮。在實際系統(tǒng)中，總線中的地址線數(shù)往往要多于所需的地址線數(shù)，這時除片內(nèi)尋址的低位地址線(即片內(nèi)地址線)外，剩余的高位地址線一般都要用于片選譯碼。

52§6.4.2存儲器芯片片選端的處理線選法地址的高位直接作為各個芯片的片選信號，在尋址時只有一位有效來使片選信號有效的方法稱為線選法。部分譯碼法用部分高位地址進(jìn)行譯碼產(chǎn)生片選信號。完全譯碼法

全部高位地址譯碼產(chǎn)生片選信號。53線選法定義：用除片內(nèi)尋址外的高位地址線直接（或經(jīng)反相器）分別接至各個存儲芯片的片選端，當(dāng)某地址線信號為“0”時，就選中與之對應(yīng)的存儲芯片。舉例：用多片2816（2k×8）設(shè)計10k×8的存儲器優(yōu)點：無需地址譯碼。線路簡單，無需外加邏輯電路，適用于連接存儲芯片較少的場合缺點：浪費存儲空間，地址空間不連續(xù)，給編程帶來一定困難

54譯碼法定義：將低位地址總線直接連至各芯片的地址線，將高位地址總線經(jīng)地址譯碼器譯碼后作為各芯片的片選信號分類：全譯碼法部分譯碼法55常用譯碼器G1G2AG2B0A1A2AY7Y6Y5Y4Y3Y2Y1Y074LS138G1G2AG2B0A1AY3Y2Y1Y074LS139G1G2AG2B0A1A2AY7Y6Y5Y4Y3Y2Y1Y03AY15Y14Y13Y12Y11Y10Y9Y874LS15456全地址譯碼用全部的高位地址信號作為譯碼信號，使得存儲器芯片的每一個單元都占據(jù)一個唯一的內(nèi)存地址。存儲器芯片譯碼器低位地址高位地址全部地址片選信號57全地址譯碼作用：提供對全部存儲空間的尋址能力。不需要全部存儲空間時，也可采用全譯碼法，多余的譯碼輸出懸空，便于擴(kuò)展。58全地址譯碼例6264芯片的地址范圍：F0000H~F1FFFH111100000……00~111100011……11A19A18A17A16A15A14A13&≥1#CS1A12～A0D7～D0高位地址線全部參加譯碼6264A12-A0D7-D0#OE#WE59全地址譯碼優(yōu)點：每片（組）芯片地址范圍唯一確定，且地址連續(xù)，便于擴(kuò)展，不會產(chǎn)生地址重疊的存儲區(qū)。缺點：對譯碼電路要求髙，電路相對復(fù)雜。60部分地址譯碼用部分高位地址信號（而不是全部）作為譯碼信號，使得被選中得存儲器芯片占有幾組不同的地址范圍。適用范圍：采用線選地址線不夠用時，而又無需全部存儲空間的尋址能力時，采用部分譯碼法。61部分地址譯碼缺點：各芯片地址不唯一，存在地址重疊地址重疊：可由若干個地址都選同一芯片的同一單元。原因：髙位地址線中有沒用的地址，這些地址信號如何變化都不影響譯碼器的輸出和芯片的選擇62部分地址譯碼例同一物理存儲器占用兩組地址：

F0000H~F1FFFHB0000H~B1FFFH

A18不參與譯碼A19A17A16A15A14A13&≥1到6264CS163§6.5CPU與存儲器的連接CPU與存儲器連接時需解決的問題8位CPU與存儲器的連接64§6.5.1CPU與存儲器連接時需解決的問題芯片選擇CPU與存儲芯片的時序驗算地址分配與連接數(shù)據(jù)線的連接控制信號的連接負(fù)載能力的驗算651.CPU總線的負(fù)載能力

一個存儲器系統(tǒng)，通常由多片存儲器芯片組成,需加驅(qū)動器。2.CPU的時序與存儲器的存取速度之間的配合問題

(1)首先要弄清楚CPU的操作時序(2)然后，選擇滿足CPU操作時序的存儲器芯片，其中最重要的是存儲器的存取速度。CPU存儲器驅(qū)動器收發(fā)器ABABDBDB66§6.5.28位CPU與存儲器的連接存儲器與8088系統(tǒng)總線的連接的要點是：存儲器的地址范圍？根據(jù)要求的地址范圍可確定用哪幾根地址線進(jìn)行片選，哪幾根地址線做片內(nèi)尋址以及如何進(jìn)行片選譯碼。系統(tǒng)總線上與存儲器有關(guān)的信號線有哪些？熟悉與存儲器有關(guān)的總線信號和存儲芯片引腳的功能。譯碼電路的構(gòu)成（譯碼器的連接方法）系統(tǒng)地址空間一般比存儲芯片的容量大（即總線中的地址線數(shù)多于存儲芯片的地址線數(shù)），物理內(nèi)存實際只占用系統(tǒng)地址空間的一小塊區(qū)域。把物理內(nèi)存分配到系統(tǒng)地址空間的哪一塊區(qū)域，取決于如何進(jìn)行地址譯碼。678088系統(tǒng)中存儲器連接涉及到的總線信號包括：地址線A19-A0數(shù)據(jù)線D7-D0存儲器讀信號MEMR#存儲器寫信號MEMW#需要考慮的存儲芯片引腳地址線An-1-A0：接地址總線的An-1-A0數(shù)據(jù)線D7-D0：接數(shù)據(jù)總線的D7-D0片選信號CS#(CE#)

(可能有多根)：接地址譯碼器的片選輸出輸出允許OE#(有時也稱為讀出允許)：接MEMR#寫入允許WE#：接MEMW#681.ROM與8位CPU的連接芯片選擇地址分配與連接數(shù)據(jù)線的連接控制信號連接69設(shè)某系統(tǒng)需擴(kuò)展6KB的ROM，地址范圍：0000－17FFH，請用多片EPROM2716構(gòu)成?！痉治觥浚?716的容量2K×8位，8根數(shù)據(jù)線，11根地址線，CPU地址總線A10～A0與芯片的地址線直接接連，高位地址線A15～A11通過譯碼器74LS138產(chǎn)生，且3片2716的高位地址分別為00000，00001，00010。選擇A13A12A11作為3位輸入端，并保證A15A14分別低電平，為低電平有效，2716與8位CPU的連接線路示意圖如圖所示。7071§6.5.3存儲器與8086CPU連接偶地址體奇地址體512KB512KBCECEA0BHEA19~A1A19~A1D7~D0D15~D88086存儲器組織ABDB728086的16位存儲器接口數(shù)據(jù)總線為16位，但存儲器按字節(jié)進(jìn)行編址用兩個8位的存儲體(BANK)構(gòu)成16位BANK1奇數(shù)地址BANK0偶數(shù)地址D15-D0D7-D0D15-D8A19-A0譯碼器控制信號體選信號和讀寫控制如何產(chǎn)生？如何連接？73*8086的16位存儲器接口讀寫數(shù)據(jù)有以下幾種情況：讀寫從偶數(shù)地址開始的16位的數(shù)據(jù)讀寫從奇數(shù)地址開始的16位的數(shù)據(jù)讀寫從偶數(shù)地址開始的8位的數(shù)據(jù)讀寫從奇地址開始的8位的數(shù)據(jù)8086讀寫16位數(shù)據(jù)的特點：讀16位數(shù)據(jù)時會讀兩次，每次8位。讀高字節(jié)時BHE=0，A0=1；讀低字節(jié)時BHE=1，A0=0每次只使用數(shù)據(jù)線的一半：D15-D8或D7-D0寫16位數(shù)據(jù)時一次寫入。BHE和A0同時為0同時使用全部數(shù)據(jù)線D15～D074舉例：2片只讀存儲器2764與8086系統(tǒng)連接,提供16KB的存儲器分析：2764是8位存儲器芯片，為滿足8086存儲器既可訪問8位數(shù)據(jù)，又可訪問16位存儲器數(shù)據(jù)，必須將芯片成對使用，形成偶地址單元體和奇地址單元體276427641＃2＃CECEA0BHEA13~A1A13~A1D7~D0D15~D8ABDBOEOERD75例題：某8086系統(tǒng)要求設(shè)計一存儲器，要求用62256擴(kuò)展RAM64KB.在8086系統(tǒng)中偶地址單元中數(shù)據(jù)由數(shù)據(jù)總線低8位傳送，奇地址單元中數(shù)據(jù)由數(shù)據(jù)總線的高8位傳送。奇偶地址數(shù)據(jù)存取分別由BHE和A0控制。7677A0BHE≥≥MEMW78說明：

1、地址信號A0~A19和BHE是8086CPU經(jīng)鎖存器8282或74LS373鎖存后產(chǎn)生的信號。

2、數(shù)據(jù)總線D0~D15是8086CPU的AD0~AD15經(jīng)8286或74LS245緩沖后產(chǎn)生的信號。

3、MEMR和MEMW在小模式下由8086CPU的M/IO和RD,WR信號產(chǎn)生，在大模式下由8288產(chǎn)生。

4、IC0為偶地址存儲器，其數(shù)據(jù)由數(shù)據(jù)總線低8位傳輸。IC1為奇地址存儲器，其數(shù)據(jù)由數(shù)據(jù)總線高8位傳輸。由A0和BHE控制寫信號實現(xiàn)奇偶地址讀寫。

5、A19~A16由74LS138譯碼選中該存儲器。79§6.6高速緩存（Cache)了解：Cache的基本概念；基本工作原理；命中率；Cache的分級體系結(jié)構(gòu)80高速緩沖存儲器介于內(nèi)存與CPU之間的一種快速小容量存儲器使用少量高速SRAM作為高速緩沖存儲器，使用大量高速DRAM作為內(nèi)存。高速緩沖存儲器和內(nèi)存在硬件邏輯控制下，作為一個存儲器整體面向CPU。高速緩沖存儲器的存儲速度為內(nèi)存的幾倍到幾十倍，容量為幾K到幾十KB

CPU高速緩存內(nèi)存控制邏輯811）為什么需要高速緩存？CPU工作速度與內(nèi)存工作速度不匹配例如，800MHz的PIIICPU的一條指令執(zhí)行時間約為1.25ns，而133MHz的SDRAM存取時間為7.5ns，即83%的時間CPU都處于等待狀態(tài)，運行效率極低。解決：CPU插入等待周期——降低了運行速度；采用高速RAM——成本太高；在CPU和RAM之間插入高速緩存——成本上升不多、但速度可大幅度提高。822）工作原理基于程序執(zhí)行的兩個特征：程序訪問的局部性：過程、循環(huán)、子程序。數(shù)據(jù)存取的局部性：數(shù)據(jù)相對集中存儲。存儲器的訪問相對集中的特點使得我們可以把頻繁訪問的指令、數(shù)據(jù)存放在速度非常高（與CPU速度相當(dāng)）的SRAM——高速緩存CACHE中。需要時就可以快速地取出。83DBCPUCache控制部件CacheRAMAB①送主存地址②檢索(用主存地址作為關(guān)鍵字,查找CAM)—前提：每次訪問的主存地址都保留在CAM內(nèi)。CAM—ContentAccessMemory③命中則發(fā)出讀Cache命令,從Cache取數(shù)據(jù)④不命中則發(fā)出讀RAM命令,從RAM取數(shù)據(jù)Cache的工作原理圖示84取指令、數(shù)據(jù)時先到CACHE中查找：找到（稱為命中）——直接取出使用；沒找到——到RAM中取，并同時存放到CACHE中，以備下次使用。只要命中率相當(dāng)高，就可以大大提高CPU的運行效率，減少等待。現(xiàn)