工藝整合：標(biāo)準(zhǔn)雙極型制作工藝

雙極型集成電路制造工藝1電學(xué)隔離所有晶體管的集電極都在外延層上，隔離的目的是使不同隔離區(qū)的元件實(shí)現(xiàn)電隔離。（1）反偏PN結(jié)隔離（2）全介質(zhì)隔離（3）混合隔離元件（1）反偏PN結(jié)隔離

通過外延，選擇性擴(kuò)散等工藝方法，將芯片劃分為若干個(gè)由P區(qū)包圍的N型區(qū)，P區(qū)接電路中的最低電位，使PN結(jié)反偏。利用反偏PN結(jié)對器件進(jìn)行隔離。P襯底NNNP＋P＋接電路中的最低電位反偏PN結(jié)隔離工藝簡單占芯片面積較大且受反向漏電影響，隔離效果不是最佳寄生電容較大MOSFET可以利用自身的PN結(jié)實(shí)現(xiàn)電學(xué)隔離（2）全介質(zhì)隔離

用SiO2將要制作元件的N型區(qū)（或P型區(qū)）包圍起來，實(shí)現(xiàn)隔離

NNSiO2多晶硅全介質(zhì)隔離

隔離效果好工藝復(fù)雜（需要反外延，磨片等工藝），生產(chǎn)周期長，成品率低，成本高 （主要用于高壓和抗輻射等特殊領(lǐng)域的集成電路）（3）混合隔離

元件四周采用介質(zhì)隔離，而底部用反偏PN結(jié)隔離P襯底NNN接電路中的最低電位SiO2混合隔離

可以使元件的圖形尺寸縮小，芯片面積利用率得到提高， （現(xiàn)已廣泛采用這種方法）

在保證電路正常的工作情況下，盡量減少隔離島的數(shù)目，是IC版圖設(shè)計(jì)中必須考慮解決的問題埋層（埋層氧化）2pn結(jié)隔離集成電路工藝流程初始氧化，熱生長厚度約為500～1000nm的氧化層（提供集電極電流的低阻通路）埋層（埋層光刻）光刻，利用反應(yīng)離子刻蝕技術(shù)將光刻窗口中的氧化層刻蝕掉，并去掉光刻膠埋層（埋層擴(kuò)散）進(jìn)行大劑量As+注入并退火，形成n+埋層埋層（去氧化層）PN+利用HF腐蝕掉硅片表面的氧化層外延層（外延生長）PN+N將硅片放入外延爐中進(jìn)行外延，外延層的厚度和摻雜濃度一般由器件的用途決定隔離（隔離氧化）PSiO2N+N隔離（隔離光刻）PSiO2N+N隔離（隔離擴(kuò)散）PSiO2N+NP+P+隔離（去氧化層）PN+NP+P+基區(qū)（基區(qū)氧化）PSiO2N+NP+P+基區(qū)（基區(qū)光刻）PSiO2N+NP+P+基區(qū)（基區(qū)擴(kuò)散）PSiO2N+NPP+P+基區(qū)（去氧化層）PN+NPP+P+發(fā)射區(qū)（發(fā)射區(qū)氧化）PSiO2N+NPP+P+發(fā)射區(qū)（發(fā)射區(qū)光刻）PSiO2N+NPP+P+發(fā)射區(qū)（發(fā)射區(qū)擴(kuò)散）PSiO2N+NPN+N+P+P+發(fā)射區(qū)（去氧化層）PN+NPN+N+P+P+金屬連線（引線氧化）PSiO2N+NPN+N+P+P+金屬連線（接觸孔光刻）PSiO2N+NPN+N+P+P+金屬連線（蒸鋁）PSiO2N+NPN+N+P+P+金屬連線（引線光刻）PSiO2N+NN+N+P+P+合金：使Al與接觸孔中的硅形成良好的歐姆接觸，一般是在