電子科技一級(jí)學(xué)科介紹2課件

電子科學(xué)與技術(shù)一級(jí)學(xué)科介紹(II)教授加速器-電鏡聯(lián)機(jī)裝置離子能量:30keV-1.5MeV束流密度:0.2-1A/cm2

束斑直徑:1-2mm

掃描均勻性:優(yōu)于5%電鏡分辨率:0.5nm電子束斑:1-5mCCD相機(jī)像素:10001000離子束/樣品夾角:45o國(guó)家自然科學(xué)基金重點(diǎn)項(xiàng)目半導(dǎo)體器件物理

(SemiconductorDevicePhysics)

ElectronicDevice（電子器件）Timeline193019401960195019701928:Lilienfield–MOSFETpatent1948:Shockley,Bardeen,Brattain–BJT1960:Kahng,Atalla–SiMOSFET1962:Wanlass,Sah,Moore–CMOS1964:Fairchild/RCA–1stcommercialMOSFETs1968:Noyce&MoorefoundIntel1971:1stmicroprocessor,intel4004Timeline1930194019601950197020001928:Lilienfield–MOSETpatent1948:Shockley,Bardeen,Brattain–BJT1960:Kahng,Atalla–SiMOSFET1962:Wanlass,Sah,Moore–CMOS1964:Fairchild/RCA–1stcommercialMOSFETs1968:Noyce&MoorefoundIntel1971:1stmicroprocessor,intel40042000:NobelPrizeforPhysicsJackS.Kilby–integratedcircuitZ.I.Alferov,H.Kroemer–semiconductorheterostructures本門(mén)課程的基礎(chǔ)半導(dǎo)體物理基礎(chǔ)

電子狀態(tài)雜質(zhì)和缺陷能級(jí)載流子統(tǒng)計(jì)分布非平衡載流子

微電子器件原理

PN結(jié)BJTMOSFET器件結(jié)構(gòu)、特性、工作原理IC設(shè)計(jì)工作原理制造工藝版圖設(shè)計(jì)

物理,材料,器件,工藝1.晶體管的發(fā)明

1946年1月，Bell實(shí)驗(yàn)室正式成立半導(dǎo)體研究小組,

人員：W.Schokley肖克萊，J.Bardeen巴丁、W.H.Brattain布拉頓。Schokley給出了實(shí)現(xiàn)放大器的基本設(shè)想；

Bardeen提出了表面態(tài)理論；Brattain設(shè)計(jì)了實(shí)驗(yàn)。1947年12月23日，第一次觀測(cè)到了具有放大作用的晶體管次年1月肖克萊提出結(jié)型晶體管理論，并于1952年制備出結(jié)型鍺晶體管。世界上第一只Ge點(diǎn)接觸型PNP晶體管蒸金箔塑料楔金屬基極鍺發(fā)射極集電極0.005cm的間距點(diǎn)接觸Ge管發(fā)明不久，1950年代，結(jié)型晶體管出現(xiàn)，取代真空管，在收音機(jī)中使用2.集成電路的發(fā)明1952年5月，英國(guó)科學(xué)家G.W.A.Dummer達(dá)默第一次提出集成電路的設(shè)想。1958年，J.Kilby完成了集成電路的創(chuàng)新思維過(guò)程，提出全半導(dǎo)體化思想：將電阻、電容等無(wú)源元件和有源元件同時(shí)“在位”制備在一起，并用互連形成電路。他很快就畫(huà)出了關(guān)于觸發(fā)器(flip-flop)的構(gòu)思，用硅的體電阻做電阻器，用P-N結(jié)形成電容器（1959年7月24日的實(shí)驗(yàn)室筆記）。集成電路的發(fā)明1958年第一塊集成電路：TI公司的Kilby，12個(gè)器件，Ge晶片2000年Nobel物理獎(jiǎng)：JackS.Kilby杰克·基爾比、赫伯特·克勒默和澤羅斯·阿爾費(fèi)羅夫以表彰他們?yōu)楝F(xiàn)代信息技術(shù)的所作出的基礎(chǔ)性貢獻(xiàn)，特別是他們發(fā)明的IC、激光二極管和異質(zhì)（快速）晶體管。赫伯特·克勒默杰克·基爾比澤羅斯·阿爾費(fèi)羅夫1959年美國(guó)仙童/飛兆公司（Fairchilds

）的R.Noicy諾依斯開(kāi)發(fā)出用于IC的Si平面工藝技術(shù)1959年仙童公司制造的IC年輕時(shí)代的諾伊斯90年代ASIC、ULSI和GSI等代表更高技術(shù)水平的IC不斷涌現(xiàn)：

1GDRAM(集成度2.2?109，芯片面積700mm2，特征尺寸0.18μm，晶片直徑200mm)，2000年開(kāi)始商業(yè)化生產(chǎn)，2004年達(dá)到生產(chǎn)頂峰。

IC規(guī)模不斷提高，CPU(P4)己超過(guò)4000萬(wàn)晶體管，DRAM已達(dá)Gb規(guī)模。

IC速度不斷提高，0.13μmCMOS工藝的CPU主時(shí)鐘已超過(guò)2GHz，超高速數(shù)字電路速率已超過(guò)10Gb/s，射頻電路的最高工作頻率已超過(guò)6GHz。

IC制造能力：兩番/3年，提升速度58％電路設(shè)計(jì)能力提升速度僅21％，明顯落后于器件制造能力

工藝線建設(shè)投資費(fèi)用越來(lái)越高:一條8英寸0.35μm工藝線的投資約20億美元一條12英寸0．09μm工藝線的投資將超過(guò)100億美元21世紀(jì)第二代應(yīng)變硅技術(shù)，可以將晶體管的性能提升10%~15%系統(tǒng)芯片或稱芯片系統(tǒng)SoC(System-on-Chip)成為開(kāi)發(fā)目標(biāo)，納米器件與電路等領(lǐng)域的研究已展開(kāi)。

2003年11月底，Intel展示了首個(gè)能工作的65納米制程的硅片

2004年8月，Intel采用65納米技術(shù)，生產(chǎn)出了70Mbit的SRAM。并于2005年正式進(jìn)入商業(yè)化生產(chǎn)階段。摩爾定律不斷提高產(chǎn)品的性能價(jià)格比是微電子技術(shù)發(fā)展的動(dòng)力集成電路發(fā)展的規(guī)律所謂Moore定律是在1965年由INTEL公司的Gordon.Moore提出的，其內(nèi)容是硅集成電路按照4年（后來(lái)發(fā)展到3~4年）為一代、每代的芯片集成度要翻兩番、工藝線寬約縮小30%、IC工作速度提高1.5倍等發(fā)展規(guī)律發(fā)展。GordonE.Moore博士-1965年1.微細(xì)加工技術(shù)的提高

通常用特征尺寸CD（CriticalDimension）表征：對(duì)于MOS工藝，CD指工藝所能達(dá)到的最小溝道長(zhǎng)度或柵寬；對(duì)于雙極工藝，CD指發(fā)射區(qū)條的最小寬度。影響微細(xì)加工技術(shù)極限的因素，主要是光刻精度。對(duì)于納米級(jí)IC，將采用EUV（特短紫外光）和電子束投影曝光技術(shù)。發(fā)展軌跡：10m亞微米0.90.5m深亞微米（0.5m）

0.180.12m

納米（0.1m）。每代產(chǎn)品的特征尺寸約縮小0.7倍。IC技術(shù)發(fā)展趨勢(shì)表1.2將來(lái)硅基集成電路的要求（ITRS2005）年份2005200620072008200920102011201420172020DRAM半間距(nm)80706557514540282014ASIC柵長(zhǎng)(nm)90786859524540282014MPU柵長(zhǎng)(nm)5448423834302719139EOT(?)141312111099877存儲(chǔ)器容量8G8G16G16G16G32G32G64G128G256GMPU芯片晶體管數(shù)(百萬(wàn)晶體管)38638638677377377315463092618412368MPU芯片面積(mm2)1118814011188140111111111111硅片直徑(mm)300300300300300300300450450450工藝特征尺寸單個(gè)芯片上的晶體管數(shù)芯片面積電源電壓金屬布線層數(shù)時(shí)鐘頻率μm199920012003200520072011

技術(shù):特征尺寸研究水平中國(guó)世界年份(年)199920012003200520082011世界(微米)0.180.150.130.1(0.09)0.07(0.065)0.05(0.045)中國(guó)(微米)0.250.25/0.180.15/0.130.10/0.070.05(0.045)中國(guó)集成電路發(fā)展的Roadmap

21世紀(jì)微電子芯片技術(shù)展望

將沿著以下四個(gè)方向發(fā)展：1、繼續(xù)沿著Moore定律前進(jìn)；2、片上系統(tǒng)（SOC）；3、靈巧芯片，或賦予芯片更多的靈氣；4、硅基的量子器件和納米器件。特征尺寸繼續(xù)等比例縮小，沿著Moore定律繼續(xù)高速發(fā)展

加工技術(shù)極限——光刻精度，采用EUV（特短紫外光）和電子束投影曝光技術(shù)。另一方面，來(lái)自（MOS）晶體管某些物理本質(zhì)上的限制，如量子力學(xué)測(cè)不準(zhǔn)原理和統(tǒng)計(jì)力學(xué)熱漲落等，可能會(huì)使MOSFET縮小到一定程度后不能再正常工作。為了突破MOS器件的物理極限，研究各種可能的新一代微電子器件：?jiǎn)坞娮泳w管量子隧道器件分子器件（或統(tǒng)稱納電子學(xué)）厚膜器件和功能器件課程基本內(nèi)容第一部分：半導(dǎo)體基礎(chǔ)，包括半導(dǎo)體概要、載流子模型、載流子輸運(yùn)、器件制備基礎(chǔ)第二部分：結(jié)與器件基礎(chǔ)A．p-n結(jié)二極管：靜電特性、I-V特性、小信號(hào)導(dǎo)納、瞬態(tài)響應(yīng)、光電二極管B．BJT（雙極型晶體管、BipolarJunctionTransistor）和其他結(jié)型器件

BJT：基礎(chǔ)知識(shí)、靜態(tài)特性、動(dòng)態(tài)響應(yīng)模型

PNPN器件(晶閘管)、可控硅整流器（SCR）、其它異質(zhì)結(jié)雙極 型晶體管（HBT）(HeterojunctionBipolarTransistor)

MS接觸和肖特基二極管

第三部分：場(chǎng)效應(yīng)器件 J-FET（結(jié)場(chǎng)效應(yīng)晶體管） MESFET（金屬-半導(dǎo)體場(chǎng)效應(yīng)晶體管） MOS MOSFET（金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管） HEMT（高遷移率晶體管、調(diào)制摻雜場(chǎng)效應(yīng)晶體管 MODFET）

HowdowemakeaMOSFET?Takeap-typeSiwaferp-SiGrowathermaloxideOvenO2SiO2OvenO2DefineohmiccontactsImplantationMetaldepositionDefinecontrolcontactn+n+SourceDrainGateBulk(substrate)npjunctionpnjunctionClickhereforcliponMOSFETfabricationTFTsuseHfO2asdielectricGatedielectric:Amophous-HfO2Channel:Single-crystallineInGaO3(ZnO)5filmOpticaltransmissionspectrum:80%Science,300(2003)第四部分(專題)：包括敏感電子器件、氣敏、濕敏、離子敏SensorandtransducerQ.H.Li,etal.,ApplPhysLett2004,(85)6389第五部分（專題）：光電子器件包括光電探測(cè)器、太陽(yáng)能電池、激光、發(fā)光二極管、平板顯示器件等量子阱結(jié)構(gòu)太陽(yáng)能電池

Motivation-micropatterningApplicationpotentialofwirearrayssurround-gateverticalfieldeffecttransistorfieldemissiondisplayBio/Chem.sensorarraysNanoscalegrowthtemplates硅納米錐尖陣列硅納米線-SiliconnanowiresFabricationprocedureMaskI:nanotubemembraneMaskII:PSspheresAuthermalevaporation

AunanodotarraysarrayofZnOnanowires垂直定向生長(zhǎng)的氧化鋅納米線經(jīng)光刻等工藝制備的氧化鋅納米線圖形陣列

場(chǎng)發(fā)射顯示陰極器件發(fā)光顯示照片基于Si納米線的異質(zhì)p-n結(jié)二極管及其整流特性MaskI-nanotubemembranes

tube-throughmembranemask,

tubediameter:50~230nmdistance:500nm

Auclustersize:30~100nmLEDandFEDNanoscrew-forFEDL.Liao,etal.,ApplPhysLett

2005(86)083106R.K?nenkamp,etal.,ApplPhysLett

2005,85,6004氧化鋅納米線的場(chǎng)發(fā)射特性、發(fā)光顯示照片CNTarrays2010-NobelPrize英國(guó)曼徹斯特大學(xué)物理和天文學(xué)院的AndreGeim和KonstantinNovoselov，獲獎(jiǎng)理由為“二維空間材料石墨烯（graphene）方面的開(kāi)創(chuàng)性實(shí)驗(yàn)”。K.Novoselov（左）A.Geim（右）石墨烯的優(yōu)勢(shì)在于本身即為二維晶體結(jié)構(gòu)，具有幾項(xiàng)破紀(jì)錄的性能（強(qiáng)度、導(dǎo)電、導(dǎo)熱）

MISM結(jié)構(gòu)平板顯示場(chǎng)發(fā)射陰極SolarcellP.D.Yang,etal.,

NatureMaterials

2005,4,455ZnMgO寬帶隙紫外光探測(cè)器波長(zhǎng)/nm圖２Si襯底上生長(zhǎng)立方MgZnO薄膜紫外響應(yīng)光譜。圖中為MSM器件金屬-半導(dǎo)體-金屬叉指結(jié)構(gòu)示意圖。強(qiáng)度（a.u）Mg摩爾含量/%帶隙能量/eV圖1禁帶寬度與MgBxBZnB1-xBO薄膜Mg含量關(guān)系。MixedPhaseCubicMgZnOLEDandEL(1)370nmlightemittingfromp-NiO/i-MgZnO/n-ZnOheterojunctionHaoLong,GuojiaFang,etal.,APPLIEDPHYSICSLETTERS,2009,95,013509Magnetronsputtering(MBEorMOCVD)Linewidth:6nmLEDandEL(2)UVemittingdiodebasedonMISstructureHuihuiHuang,GuojiaFang,etal.,IEEEElectronDeviceLetters,2009,30(10):1063Magnetronsputtering;2drybatteriescandrivethedevice.Linewidth:8nm電致變色窗剖面圖ElectrochromicdevicebasedonZnOnanostructure

MingjunWang,GuojiaFang,etal.,Nanotechnology,2009,20,185304Largesurfacearea:easyforLi+goinsideandout;improvedstabilityPorousTiO2nanoparticlefilmFlexiblecharacterdisplayElectronicpaperMingjunWang,GuojiaFang,etal.,Nanotechnology,2009,20,185304微電子工藝原理

與實(shí)踐1.清洗2.氧化3.擴(kuò)散4.光刻5.鍍膜6.電極7.芯片測(cè)試8.鍵合9.封裝10.外裝鍍錫11.成品測(cè)試ReviewSeen:materialcharacteristics n-typesemiconductor:e-maincarriers p-typesemiconductor:h+maincarriersDevices:needjunctionse.g.SiMetal-semiconductorjunctionOhmiccontactSchottkycontactContacttootherdevices->circuitContacttoworld->applianceReviewSeen:materialcharacteristicsDevices:needjunctionsn-SiSemiconductor-semiconductorjunctionHomojunctionp-SiChangestransportcharacteristicsReviewSeen:materialcharacteristicsDevices:needjunctionsGaAsSemiconductor-semiconductorjunctionHeterojunctionInAsChangestransportcharacteristicsMicroscopeviewofadeviceSinglestagestrained-siliconamplifier(EE–IC)100nmgatelengthFETwithSchottkygateIntegratedresistorGDSSHowcanwefabricatethesestructures/devices?Howcanwepredicttheirbehaviour?FabricationtechnologyAprocessingsequenceinVLSIisrepeatedforeachlayerandconsistsof:Planarisingandcleaningthesurfaceofthepreviouslayer.Depositionofnewlayers(semiconductors,dielectricsormetals)PatterninglayersusinglithographyandremovinganyunwantedareasbyetchingOptimiselayercharacteristicsbyimplantationorheattreatmentAimIntroductiontostate-of-the-arttechnologyusedinsub-micronCMOSprocessing.FamiliarizationwiththeprocessingstepsrequiredforCMOSfabrication.WhatisCMOS?ComplementaryMOSFET:seriesconnectiononwaferofann-MOSandap-MOSRemember:n-MOSmadeinp-typeSip-MOSmadeinn-typeSiNOTNORSimpleCMOScircuitsTask:showthataCMOSwithgatesconnectedtogetherfunctionsasaninverterN-MOSandP-MOSCMOSTakecleanroomCMOSinverterfabricationcrio.mi.infn.it/wig/silicini/img.jpg/IRST-cleanroom.JPG

cnfreu2k/Hoff.cleanroom.jpg

Takep-typewaferCMOSinverterfabricationCurrenttechnology:300mmdiamond_1lo.jpg

Bulkmaterial:waferPurifiedmeltSeedControlledcoolingatphaseboundaryIngotwithdiameterof300mmCMOSinverterfabricationCurrenttechnology:300mmBulkmaterial:waferIngotwithdiameterof300mmWaferdicingandpolishingCMOSinverterfabricationCurrenttechnology:300mmCrosssectionp-typewaferCMOSinverterfabricationp-substrateOxidegrowthWetoxidation700oC–1200oCSi+2H2OSiO2+2H2

FasterprocessMediumqualityoxideFieldoxideThermaloxidationDryoxidation800oC–1100oCSi+O2

SiO2SlowprocessDense,pure,highqualityoxideGateoxideConsumesalayeroftheSiwaferCrosssectionp-typewaferCMOSinverterfabricationDefinitionofn-wellp-substrateSiO2Howdowegofromthis:p-substrateSiO2tothis?SiO2p-substraten-wellCMOSinverterfabricationp-substrateSiO2PhotolithographySpinphotoresistp-substrateSiO2p-substrateSiO2LithographyTransferringpatternsonamask,consistingoftransparentandnon-transparentareas,viaradiationontoaradiationsensitivelayer(resist)onthesemiconductor.radiationmaskresistdielectricormetalLithographymethodsOpticallithographyUVirradiationphaseshiftmasks&shortwavelengthirradiation:

l=248nm→193nm→157nm→EUV

node=115nm→65nm(lg=80nm→32nm)E-beamlithographyelectronwavelength1?

node<65nmBut projectionprocesspossibilityremainstobe provenp-substratep-substratep-substratemaskexposuredevelopmentwetetch:BHFEtchingWetetchingLiquidchemicalsAtmosphericpressurePurechemicalreactionsIsotropicHighselectivityHF:SiO2SiTMAH:SiSiGeCleaningDryetchingGaseouschemicalsPlasma(ions)assistedLowpressureChemical-mechanicalreactionsAnisotropicPoorselectivity(mechanicalbombardment)RIE:polySigateetchCMOSinverterfabricationImplantationp-substrateDissolvephotoresistIonimplantationChangeofcarriertypeordensitySpin-ondopingDiffusioninoven:AllowsbatchprocessingIonimplantationStrictcontrolofdepthanddensityCMOSinverterfabricationAnnealp-substraten-wellp-substraten-wellCMOSinverterfabricationOxidelayergrowthp-substraten-wellDefineactiveareasPhotolithographyCMOSinverterfabricationGrowgateoxidesp-substraten-wellDepositpolysiliconDepositionSemiconductor&DielectricsChemicalVapourdeposition(CVD)MolecularVapourepitaxy(MBE)Liquidphaseepitaxy(LPE)Spin-ondielectricsMetalsChemicalvapourdeposition(CVD)ThermalevaporationSputtercoatingElectro-platingNoconsumptionoftheSiwaferChemicalVapourDepositiontransportofgassestothesubstrateabsorptionofthespeciesinthegasesonthesubstratechemicalreactioncatalyzedbythesubstratesurfacedesorptionofgaseousreactionproductstransportofreactionresidueawayfromthesubstrateSputterCoating

ArplasmaisgeneratedRFfieldBfield(confinement)Ar+hittargetEfieldTargetatomsejectedTargetatomsdepositedonsubstrateAngstromsciencesElectroplatingThickmetallayersCu,AuFunctionofmetalresistivityrAdditives(impur