計算機導(dǎo)論 411-存儲器-計算機輔助電路課件

4.11存儲器新編電類專業(yè)計算機基礎(chǔ)4.11.1只讀存儲器ROM4.11.3隨機訪問存儲器4.11.4數(shù)據(jù)的存與取目錄4.11.2ROM128存儲器實驗4.11.5數(shù)據(jù)輸入與顯示電路

4.11.7地址輸入電路4.11.8SRAM實驗?zāi)夸?.11.6數(shù)據(jù)與地址輸入控制電路存儲器分類

按存儲介質(zhì)分類

磁表面存儲器硬磁盤軟磁盤磁帶光盤存儲器CDDVD半導(dǎo)體存儲器只讀存儲器ROM隨機存取存儲器RAM隨機存取存儲器RAM(RandomAccessMemory)正常工作：RAM能讀能寫斷電后：RAM中數(shù)據(jù)全部丟失只讀存儲器ROM(

Read-OnlyMemory)正常工作：ROM只讀斷電后：數(shù)據(jù)可長久保存半導(dǎo)體存儲器只讀存儲器ROM(

Read-OnlyMemory)正常工作：ROM只讀斷電后：數(shù)據(jù)可長久保存隨機存取存儲器RAM(RandomAccessMemory)正常工作：RAM能讀能寫斷電后：RAM中數(shù)據(jù)全部丟失數(shù)據(jù)

數(shù)據(jù)總線

半導(dǎo)體存儲器組成１、地址譯碼器２、存儲器陣列３、I/O控制電路地址輸入

字選通信號

控制信號輸入

地址譯碼器

I/O控制電路

存儲陣列

M列N行存儲器基本結(jié)構(gòu)地址譯碼器作用地址譯碼器的作用就是將輸入的二進制地址編碼譯成相應(yīng)的字選通信號，從存儲矩陣中選出指定的字輸入輸出。1001101011001111001100001110011100101001101001100011100110110010010010111000100101101011M列N行地址輸入

字選通信號

0x01

0x02

0x03

0x04

0x05

0x06

0x07

0x08

0x09

0x0A

0x0B

地址(0100)B

二進制地址位數(shù)n與存儲矩陣中字的個數(shù)N滿足關(guān)系式N=2n。地址0x04被選中4位二進制地址譯碼器

I/O控制電路作用N行數(shù)據(jù)數(shù)據(jù)總線地址輸入字選通信號控制信號輸入地址譯碼器

存儲陣列

M列存儲器基本結(jié)構(gòu)I/O控制電路

通常都包含三態(tài)緩沖器，以便與計算機系統(tǒng)的數(shù)據(jù)總線連接。數(shù)據(jù)總線EN1A1A2AnENnEN2三態(tài)門緩沖器當(dāng)存儲器中有數(shù)據(jù)輸出時，三態(tài)緩沖器打開，有足夠能力驅(qū)動數(shù)據(jù)總線。沒有數(shù)據(jù)輸出時，輸出高阻態(tài)，以免影響數(shù)據(jù)總線。I/O控制電路

01011014.11.1只讀存儲器ROM4.11.3隨機訪問存儲器4.11.4數(shù)據(jù)的存與取目錄4.11.2ROM128存儲器實驗+5VOED7D6D5D4D3D2D1D0Y0Y1Y2Y3Y4Y5Y6Y7A0A1A23-8線譯碼器ROM結(jié)構(gòu)位線字線存儲單元由字線與位線交叉處二極管構(gòu)成。存儲陣列地址輸入三態(tài)輸出控制電路數(shù)據(jù)輸出存儲陣列為8×8矩陣，即有8個字，每個字長為8位。地址譯碼器的二進制地址輸入為3位A0、A1、A2，8個字選通輸出Y0~Y7。8個字，至少需3位二進制地址輸入。8位123456788個字ROM讀操作10001111111+5VOED7D6D5D4D3D2D1D0Y0Y1Y2Y3Y4Y5Y6Y7A0A1A23-8線譯碼器位線字線存儲陣列地址輸入三態(tài)輸出控制電路數(shù)據(jù)輸出Y0、Y2~Y7輸出高電平，與其相連接二極管均不導(dǎo)通，對輸出無影響。Y1輸出低電平，與其相連二極管均導(dǎo)通，相應(yīng)位線變?yōu)榈碗娖剑磁cY1跨接二極管位線保持高電平。0100101010110101使能字線與位線交叉處相當(dāng)于一個存儲單元，此處若跨接二極管相當(dāng)于存儲一個1，否則存儲0。存儲器容量存儲陣列N行M列存儲器容量＝字數(shù)×字長，即M×N。單位：K、M、G。1K=210=1024bit(位)1M=220=1024K1G=230=1024M如：M×N=8×8=64bit(位)ROM128存儲器原理圖1、2片74HC138譯碼器級聯(lián)成4-16線譯碼器2、2片74HC125構(gòu)建成可以存放16個字節(jié)的ROM128存儲器

3、128個IN4148二極管

等效為ROM128存儲器工作原理通過短路片將矩陣電路中的二極管連接時，則字線與位線交叉處相當(dāng)于一個存儲單元1、短路環(huán)連接，存儲0；2、短路環(huán)斷開，存儲1。ROM128存儲器工作原理00000111111111111111與Y0相連的所有二極管導(dǎo)通，相應(yīng)的位線變?yōu)榈碗娖?，未與Y0跨接二極管的位線保持高電平。假設(shè)僅短路Y0與D0交叉處二極管假設(shè)僅在Y0與D0交叉處連接二極管，若輸出使能控制信號OE=0，則輸出11111110B。多輸入輸出組合邏輯電路實驗實驗步驟1、連線；2、對ROM128編程，示例詳見表4.23；插上短路器連接二極管相當(dāng)于存儲一個0，否則存儲1多輸入輸出組合邏輯電路實驗實驗步驟1、連線；2、對ROM128編程，示例詳見表4.23；3、撥動開關(guān)KA0~KA3，通過LED的顯示狀態(tài)找到對應(yīng)的關(guān)系。例：撥動KA0~KA3使A3~A0輸入1101，根據(jù)ROM128中存儲的數(shù)據(jù)，LED顯示狀態(tài)如圖中所示。101110110000LED流水燈實驗清零按鍵步進按鍵快速按鍵實驗步驟1、連線；2、對ROM128編程，參照表4.24；3、按鍵S7、S8、S9，分別實現(xiàn)清零、LED流水燈步進和快速顯示。注意，使用按鍵S9時，可通過JP23調(diào)整LED流水燈的速度。隨機存取存儲器分類靜態(tài)RAM(SRAM)存儲單元由鎖存器(或觸發(fā)器)構(gòu)成，有2個穩(wěn)定狀態(tài)來存儲1位二值信息，只要不斷電所存儲的數(shù)據(jù)就可以長期保存，因此也稱它為靜態(tài)的。動態(tài)RAM(DRAM)存儲單元是靠內(nèi)部寄生電容充放電來記憶信息，電容充有電荷為邏輯1，不充電為邏輯0，而電容是會漏電的，因此需要外部電路進行刷新操作才能確保數(shù)據(jù)不丟失，因此稱它為動態(tài)的。特點：SRAM基本結(jié)構(gòu)存儲陣列地址譯碼器I/O控制電路++A0A1An-1CEWEOEI/O0I/Om-1１、地址譯碼器２、存儲器陣列３、I/O控制電路SRAM結(jié)構(gòu)框圖屬于時序邏輯電路可讀可寫存儲單元是由鎖存器(或觸發(fā)器)構(gòu)成SRAM結(jié)構(gòu)框圖SRAM基本結(jié)構(gòu)存儲陣列地址譯碼器I/O控制電路++A0A1An-1CEWEOEI/O0I/Om-1n位二進制地址線m位雙向數(shù)據(jù)線

總?cè)萘浚?n×m片選信號寫使能信號輸入輸出使能信號輸入=0時，RAM才能進行正常的讀寫操作，否則三態(tài)緩沖器均為高阻，SRAM不工作，功耗極低。CE4.11.1只讀存儲器ROM4.11.3隨機訪問存儲器4.11.4數(shù)據(jù)的存與取目錄4.11.2ROM128存儲器實驗IS62C256AL隨機存儲器簡介

沒有數(shù)據(jù)就沒有計算機，所以數(shù)據(jù)的存放和讀取是計算機操作的關(guān)鍵。256Kbit(比特)容量8條:D0~D7數(shù)據(jù)線中文名稱：集成芯片解決方案公司英文全稱：IntegratedSiliconSolution,Inc15條:A0~A14地址線CE、OE、WE控制線數(shù)據(jù)的存放為了便于更好地理解存儲器的工作方式，我們可將存儲器設(shè)想成一個有許多相同房間的大樓，每個房間存放的都是數(shù)據(jù)。房間是如何存放數(shù)據(jù)的？一條數(shù)據(jù)線事實上，存儲器的數(shù)據(jù)是通過數(shù)據(jù)線上的2種電平狀態(tài)來實現(xiàn)的，即0(低電平)和1(高電平)，除此以外的狀態(tài)對電路來說都是沒有任何意義。0數(shù)據(jù)線1單個房間M個存儲單元

（字長）多條數(shù)據(jù)線單個房間要存放大于1以上的數(shù)字時，只需要增加數(shù)據(jù)線的數(shù)目就可以。數(shù)據(jù)線01000111如：8條數(shù)據(jù)線，就能表示28即256種不同狀態(tài)，也就是說一個“房間”(字長)一次只能放進或取出0~255中的任何一個數(shù)據(jù)。0~255“房間”地址碼2#3#4#5#6#7#8#1#每個“房間”都有編號，也就是說每個房間都有它的地址，以方便尋找。那么，為了了能夠準(zhǔn)確地找到存放或取出數(shù)據(jù)的不同“房間”即字，則需要先給每個“房間”編排一個可以按照一定規(guī)律方便找到的地址碼，也就是地址線的作用。一條地址線2#3#4#5#6#7#8#1#地址線01同樣，一條地址線只有兩種狀態(tài)0和1，也就只能區(qū)分2個房間。因此要增加可尋房間數(shù)量，也要通過增加地址線數(shù)目來實現(xiàn)。多條地址線2#3#4#5#6#7#8#1#地址線01同樣，一條地址線只有兩種狀態(tài)，也就只能區(qū)分2個房間。因此要增加可尋房間數(shù)量，也要通過增加地址線數(shù)目來實現(xiàn)。23，可尋8個房間結(jié)論分析2#3#4#5#6#7#8#1#數(shù)據(jù)線個數(shù)決定了每個“房間”能夠存放數(shù)字大小范圍，如8條數(shù)據(jù)線，就決定此“房間”能存放數(shù)據(jù)為28=256，即0~255數(shù)字中任何一個。地址線個數(shù)決定了可尋“房間”數(shù)量，如3條地址線，就決定可尋房間個數(shù)為23=8個。IS62C256AL存儲器讀寫原理圖10987654325242123226120A0A1A2A3A4A5A6A7A8A9A10A11A12A13A1412131516171819D0D1D2D3D4D5D6D711WEOECE27225V5V5VIS62C256ALKA0KA1KA14KD0KD1KD7C10104C10104S9WRS8RD8條數(shù)據(jù)線：每個存儲“房間”有8個存儲單元，即字長。15條地址線：可尋找215個地址數(shù)，即可編排32768個數(shù)據(jù)存儲“房間”地址。存儲容量8×32768=256×1024即256Kb=32KB在計算機中，“b”表示bit，即位；“B”表示Byte，字節(jié)，即8bit(位)

IS62C256AL存儲器讀寫原理圖10987654325242123226120A0A1A2A3A4A5A6A7A8A9A10A11A12A13A1412131516171819D0D1D2D3D4D5D6D711WEOECE27225V5V5VIS62C256ALKA0KA1KA14KD0KD1KD7C10104C10104S9WRS8RDKA0~KA14為地址輸入開關(guān)，閉合時，對應(yīng)地址線上輸入為邏輯1，斷開時則為0，這15個開關(guān)的閉合或斷開狀態(tài)決定了存儲器的操作地址。KD0~KD7為數(shù)據(jù)開關(guān)，其閉合或斷開的狀態(tài)決定了操作存儲的數(shù)據(jù)。5VKA14IS62C256AL存儲器讀寫原理圖當(dāng)按下WR鍵時，將由數(shù)據(jù)開關(guān)KD0~KD7所產(chǎn)生的數(shù)據(jù)寫入由地址開關(guān)KA0~KA14所產(chǎn)生的地址存儲“房間”。當(dāng)按下RD鍵時，將由地址開關(guān)KA0~KA14所確定的地址存儲“房間”的電平數(shù)據(jù)反應(yīng)在存儲器D0~D7數(shù)據(jù)線上。10987654325242123226120A0A1A2A3A4A5A6A7A8A9A10A11A12A13A1412131516171819D0D1D2D3D4D5D6D711WEOECE27225V5V5VIS62C256ALKA0KA1KA14KD0KD1KD7C10104C10104S9WRS8RD在RD鍵按下時，數(shù)據(jù)開關(guān)KD0-KD7必須全部斷開。

CE片選，為1時，禁止器件工作，反之則選中該器 件。4.11.5數(shù)據(jù)輸入與顯示電路

4.11.7地址輸入電路4.11.8SRAM實驗?zāi)夸?.11.6數(shù)據(jù)與地址輸入控制電路數(shù)據(jù)讀寫控制10987654325242123226120A0A1A2A3A4A5A6A7A8A9A10A11A12A13A1412131516171819D0D1D2D3D4D5D6D711WEOECE27225V5V5VIS62C256ALKA0KA1KA14KD0KD1KD7C10104C10104S9WRS8RD存儲器讀寫原理圖111當(dāng)WR鍵按下時，由數(shù)據(jù)開關(guān)KD0~KD7產(chǎn)生數(shù)據(jù)。數(shù)據(jù)輸入(寫數(shù)據(jù))000101當(dāng)RD鍵按下時，數(shù)據(jù)開關(guān)KD0~KD7必須斷開。數(shù)據(jù)輸出(讀數(shù)據(jù))在數(shù)據(jù)輸出時怎么樣保證KD0~KD7完全斷開，避免總線沖突。數(shù)據(jù)輸入電路可控電子開關(guān)顯示存儲器數(shù)據(jù)總線上當(dāng)前數(shù)據(jù)狀態(tài)手動數(shù)據(jù)輸入開關(guān)存儲器數(shù)據(jù)線寫使能（EN=0）寫使能有效時，同步打開74HC125，KD0~KD7接入總線，數(shù)據(jù)被寫入到存儲器相應(yīng)的地址中。11111111111111111111111100000000數(shù)據(jù)輸入電路讀使能（EN=1）寫使能有效時，同步打開74HC125，KD0~KD7接入總線，數(shù)據(jù)被寫入到存儲器相應(yīng)的地址中。當(dāng)數(shù)據(jù)輸入完成，讀使能，同步關(guān)閉74HC125，此時不管KDi開關(guān)輸入為高電平或低電平，則輸出均為高阻態(tài)，從而保證手動數(shù)據(jù)輸入KD0~KD7及時退出總線控制。1111111111111111000000004.11.5數(shù)據(jù)輸入與顯示電路

4.11.7地址輸入電路4.11.8SRAM實驗?zāi)夸?.11.6數(shù)據(jù)與地址輸入控制電路數(shù)據(jù)輸入電路如何靈活控制使能信號線，以保證總線不發(fā)生讀寫沖突EN三態(tài)緩沖隔離器，EN為讀寫使能信號線5VR4710KR4810KS1READS1WRITE74HC0074HC00(74HC125)END25寫狀態(tài)指示R45470數(shù)據(jù)與地址輸入控制電路的作用基本RS觸發(fā)器當(dāng)數(shù)據(jù)輸入完成后，只要按下S1(READ)“讀使能”鍵，即可禁止74HC125三態(tài)門工作，從而保證手動輸入電路及時退出總線控制，將存儲器的操作交給其它控制電路。01110隔離切換開關(guān)三態(tài)門打開01隔離切換開關(guān)三態(tài)門禁止110當(dāng)需要手動輸入數(shù)據(jù)時，只要按下S2(WRITE)“寫使能”鍵，即可打開74HC125三態(tài)門讓出全部總線，供手動電路進行數(shù)據(jù)輸入操作；結(jié)論控制電路的主要功能就是區(qū)分2套電路(輸入/輸出電路)的有效狀態(tài)，通過一個基本RS觸發(fā)器電路避免總線的讀寫沖突。4.11.5數(shù)據(jù)輸入與顯示電路

4.11.7地址輸入電路4.11.8SRAM實驗?zāi)夸?.11.6數(shù)據(jù)與地址輸入控制電路地址線數(shù)目確定存儲陣列M列N行0x01

0x02

0x03

0x04

0x05

0x06

0x07

0x08

0x09

0x0A

0x0B

地址11個地址空間，至少需要4根地址線才能滿足其全部尋址空間24＝16,尋址范圍為0~15>11，滿足11個地址空間要求。為什么要地址產(chǎn)生電路地址產(chǎn)生電路存儲陣列M列N行0x01

0x02

0x03

0x04

0x05

0x06

0x07

0x08

0x09

0x0A

0x0B

地址地址產(chǎn)生源對于一顆CPU芯片或者計算機系統(tǒng)來說，它都有一個最大尋址空間的指標(biāo)，但最大尋址空間并不等于必須的尋址空間，計算機使用多少尋址空間是由計算機的程序指令決定的，所以對計算機的程序?qū)嶒瀬碇v，只要滿足其具體實驗要求的尋址空間就足夠了，所以8位計數(shù)器對其相關(guān)電路的實驗已經(jīng)完全夠用了，選擇計數(shù)器做地址數(shù)據(jù)的產(chǎn)生是因為計算機對存儲器的操作也是以計數(shù)器的方式進行的。計數(shù)器產(chǎn)生地址信息地址輸入電路地址碼輸出地址信息顯示地址產(chǎn)生4.11.5數(shù)據(jù)輸入與顯示電路

4.11.7地址輸入電路4.11.8SRAM實驗?zāi)夸?.11.6數(shù)據(jù)與地址輸入控制電路SRAM實驗電路各部分組成ENSRAM實驗電路組成數(shù)據(jù)輸入電路地址輸入電路控制電路SRAM讀寫電路A0~A7D0~D7SRAM實驗過程1向SRAM寫入數(shù)據(jù)：參照“程序清單4.1”將8位二進制數(shù)據(jù)寫入存儲器中2從SRAM讀出數(shù)據(jù)：將二進制數(shù)據(jù)從存儲器I讀出，并在數(shù)據(jù)顯示器上顯示SRAM實驗流程簡圖接通電源按下S2，LED2點亮地址開關(guān)全撥為0，ADDR全滅數(shù)據(jù)開關(guān)全撥為0，DATA全滅按下S11，將數(shù)據(jù)寫入對應(yīng)地址重復(fù)上面三個步驟，撥號其它地址和數(shù)據(jù)向SRAM寫入數(shù)據(jù)從SRAM讀出數(shù)據(jù)按下S1，LED2熄滅將地址開關(guān)全撥為0按下S10鍵在DATA顯示器上讀到先前輸入的數(shù)據(jù)重復(fù)上面三個步驟，校驗其它地址對應(yīng)的數(shù)據(jù)4.12計算機系統(tǒng)輔助電路新編電類專業(yè)計算機基礎(chǔ)4.12.1鍵盤消抖4.12.3振蕩電路4.12.2復(fù)位電路目錄計算機信息輸入方式人是通過人機界面向計算機發(fā)出指令，而人工輸入則是計算機人機界面的重要組成部分。01100010101001010100觸摸攝像聲音按鍵按鍵輸入

按鍵是最常用、最便捷的一種計算機信息輸入的方式。鍵盤（a）單觸點按鍵12（b）雙觸點按鍵132按鍵抖動？抖動產(chǎn)生原因K單觸點按鍵的無消抖電路+EYR110K“0”“1”理想效果+E0V未按下時為高電平剛釋放時出現(xiàn)抖動剛按下時出現(xiàn)抖動按下穩(wěn)定后為低電平實際效果由于按鍵本身的機械特性和人手指的不穩(wěn)定性等綜合因素，致使按鍵剛按下的瞬間產(chǎn)生了抖動。窄脈沖干擾剛釋放時出現(xiàn)抖動多個窄脈沖干擾：寬度一般可達毫秒，若加在相對高速的數(shù)字電路中將會產(chǎn)生很大的影響，比如若將這個電路作為計數(shù)器的手動CP脈沖輸入，則按一次鍵會產(chǎn)生無法預(yù)計的多個計數(shù)。輸入輸出V1V2EY0B關(guān)系曲線當(dāng)B由0－>V2時，輸出Y變?yōu)榈彤?dāng)B由V2－>V1時，輸出Y變?yōu)楦?/p>

回差電壓：V2-V1特點：抗干擾能力很強，常用于波形整形、變換……施密特反相器工作原理輸入電路符號輸出常見消抖方法阻容消抖1RS觸發(fā)器消抖2延時消抖3Y最終輸出剛釋放時出現(xiàn)抖動剛按下時出現(xiàn)抖動+EKR110K阻容消抖-解決方法(1)單觸點按鍵的無消抖電路阻容消抖電路YC

0.1μFR2

100施密特反相器+E0VA:＋＋＋＋－－－－AB整形前阻容消抖輸出整形后阻容消抖輸出輸出抖動波形B:V2V1B:Y:按鍵斷開：電容充滿電，A、B輸出“1”，Y輸出“0”按鍵按下：

A點為0V，C通過R2對地放電，B點電位緩慢下降，若出現(xiàn)抖動時，B點也不會立刻上升為+E，而是緩慢上升。此時放電時間>充電時間按鍵釋放：

A、B點電位上升，C又開始充電且充電時間>放電時間。若出現(xiàn)抖動時，B點也不會立刻下降到0V，而是緩慢上升到+E＋＋＋＋－－－－1、2端接觸抖動

t1-t2時間內(nèi)，K被按下且在

端出現(xiàn)抖動，始終為1，則輸出Q保持不變。SdRdt3-t6時間內(nèi)，無論端如何抖動、為低、為高，使終為1，輸出Q保持低電平不變。RdSdt6時刻，K與端3分離且剛與端2接觸，此時,則輸出Q立即翻轉(zhuǎn)為高電平。Sd=0、Rd=1

t2-t3時間內(nèi)，K與端2徹底分離，但未與端3接觸，，輸出Q仍保持為高。RdSd==1Rdt3時刻，K與端3剛接觸，出現(xiàn)短暫低電平，、，輸出Q立即翻轉(zhuǎn)為低電平。Sd=1Rd=0t6之后，從按鍵K在端2的抖動到持續(xù)為低及

，均使輸出Q保持高電平。SdRd=10011111101010001111010101*1001*000Qn+1Qn保持保持置0置0置1置1約束約束功能描述SdRdKR110KG1G2QQRdSd+ER210K1230RS觸發(fā)器消抖-解決方法(2)開關(guān)電路RS觸發(fā)器消抖Sd:Q:Rd:Q:t1t2t3t4t5t6Y輸出輸出

t1時刻之前，K未按下，1、2接通，

、，則Q=1。Sd=0Rd=10101011、2端釋放抖動1、3端接觸抖動1、3端釋放抖動延時消抖-解決方法(3)單觸點按鍵的無消抖電路+EKR110KY+E0VY:td啟動延時停止延時軟件消抖：延時td時間后再判斷按鍵是否仍然按下，若仍按下，則本次按鍵有效；否則本次按鍵無效。4.12.1鍵盤消抖4.12.3振蕩電路4.12.2復(fù)位電路目錄復(fù)位電路的作用在現(xiàn)代數(shù)字及計算機系統(tǒng)中，都存在有觸發(fā)器電路。G1G2QQRdSd觸發(fā)器（RS）輸入輸出狀態(tài)不定上電輸出所以若要使數(shù)字設(shè)備或計算機正常工作，在上電時必須要使系統(tǒng)中所有觸發(fā)器的輸出處于指定的高或低狀態(tài)。復(fù)位電路的作用能使設(shè)備在剛上電時，且電源電壓穩(wěn)定后，自動產(chǎn)生一個具有一定寬度的高或低電平的脈沖信號。復(fù)位電路：常見復(fù)位電路RC復(fù)位電路1集成復(fù)位電路2隨著電容c充電，Vc不斷上升+ER低電平復(fù)位原理圖C

VccRSTGNDCPUVcRC復(fù)位電路-低電平復(fù)位電源RC復(fù)位Vc不能突變，保持低電平電容兩端電壓Vc

E

t

低電平復(fù)位波形0VrCPU復(fù)位電壓CPU復(fù)位時間Vc上升至電源電壓，CPU開始正常工作條件：只要選擇合適的R和C，Vc就可以在CPU復(fù)位電壓以下持續(xù)足夠時間使CPU復(fù)位。總結(jié)：相當(dāng)于在CPU上電時，自動產(chǎn)生一個一定寬度的低電平脈沖信號，使CPU復(fù)位。＋＋＋＋－－－－+EVccRSTGNDCPURC復(fù)位電路-高電平復(fù)位電源RC復(fù)位高電平復(fù)位波形VRE

t

0VrCPU復(fù)位電壓CPU復(fù)位時間VR降低至0V，CPU則正常工作條件：只要選擇合適的R和C，VR就可以在CPU復(fù)位電壓以上持續(xù)足夠時間使CPU復(fù)位?？偨Y(jié)：相當(dāng)于在CPU上電時，自動產(chǎn)生一個一定寬度的高電平脈沖信號，使CPU復(fù)位。C

R低電平復(fù)位原理圖高電平復(fù)位原理圖VR＋－＋－VR==E電源電壓電阻兩端電壓＋＋－－電容兩端電壓成指數(shù)規(guī)律上升電容兩端電壓仍然為0，不能突變RC復(fù)位電路練習(xí)+EVccRSTGNDCPUC

RVCD該復(fù)位電路適用于高電平復(fù)位還是低電平復(fù)位？試述復(fù)位原理，畫出上電時Vc波形？試述二極管D的作用。當(dāng)電源電壓消失時為電容C提供一個迅速放電的回路，使RESET端迅速回零，以使下次上電時CPU能可靠復(fù)位。D處流過電流遠大于R處流過電流

經(jīng)驗之談復(fù)位電路在電路設(shè)計中非常重要，存儲器上電丟失數(shù)據(jù)。如果CPU的復(fù)位電路設(shè)計得不合理將會導(dǎo)致CPU嚴重死機，并且影響與CPU有關(guān)的外圍器件的穩(wěn)定性，比如重點提示

RC復(fù)位電路Vc

E

t

RC低電平復(fù)位波形0CPU復(fù)位電壓CPU復(fù)位時間Vr由于RC復(fù)位電路是靠電容充放電實現(xiàn)復(fù)位電平的產(chǎn)生，而電容充放電速度較慢，所產(chǎn)生的信號不陡峭。在電源頻繁上、下電過程中就有可能產(chǎn)生不正確的復(fù)位信號。因此在許多要求較嚴格的場合就不能使用RC復(fù)位電路。信號不陡峭RC復(fù)位不足解決方法：集成復(fù)位電路集成低電平復(fù)位芯片原理圖GR1Z計數(shù)器振蕩器Q+EP+ENR2RST+-A比較器集成復(fù)位電路

集成復(fù)位電路保證了電源電壓E在低于某個閾值VTH以下時，產(chǎn)生正確的復(fù)位信號。兩個輸入P、N，一個輸出當(dāng)VP>VN時，輸出高電平穩(wěn)壓管將N端電壓穩(wěn)定在一定值，取得VP、VN的比較參考電壓當(dāng)VP<VN時，輸出低電平集成低電平復(fù)位芯片原理圖GR1Z計數(shù)器振蕩器Q+EP+ENR2RST+-A集成復(fù)位電路

集成復(fù)位電路保證了電源電壓E在低于某個閾值VTH以下時，產(chǎn)生正確的復(fù)位信號。VP=ER2R1R2+VZ=VTHR2R1R2+VN=隨E變化而變化通過VZ進行穩(wěn)壓限流電阻，與穩(wěn)壓管配合使用，保證穩(wěn)壓管正常工作穩(wěn)壓管集成低電平復(fù)位芯片原理圖GR1Z計數(shù)器振蕩器Q+EP+ENR2RST+-A集成復(fù)位電路工作原理

集成復(fù)位電路保證了電源電壓E在低于某個閾值VTH以下時，產(chǎn)生正確的復(fù)位信號。計時復(fù)位時間正常工作時，計數(shù)器正常計數(shù)，計數(shù)溢出后，計數(shù)器一直輸出高電平“1”當(dāng)E>VTH、VP>VN時刻，比較器輸出高電平，并且該高電平觸發(fā)計數(shù)器開始計數(shù)當(dāng)E<VTH、VP<VN時，比較器輸出低電平，該低電平使計數(shù)器復(fù)位輸出低電平“0”，此時計數(shù)器停止計數(shù)集成復(fù)位電路－波形分析RST:電源電壓:TD+EVTH0Vt1t2t3t4t5集成低電平復(fù)位波形集成低電平復(fù)位芯片原理圖R1Z計數(shù)器振蕩器Q+EP+ENR2RST+-AG正常工作復(fù)位過程正常工作t1時刻之前t1~t5區(qū)間t5時刻之后按鍵按下穩(wěn)定按下按鍵釋放如此過程怎樣理解？集成復(fù)位電路－波形分析RST:電源電壓:TD+EVTH0Vt1t2t3t4t5集成低電平復(fù)位波形集成低電平復(fù)位芯片原理圖R1Z計數(shù)器振蕩器Q+EP+ENR2RST+-AG11001100計數(shù)器復(fù)位1開始計數(shù)

正在計數(shù)計數(shù)溢出

101復(fù)位信號結(jié)束t1時刻之前為正常工作期間,E>VTH、VP>VN，此時穩(wěn)壓管Z反向?qū)?與非門G兩輸入均為高，則復(fù)位信號RST=1。t1~t2期間，電源電壓緩慢下降，則復(fù)位信號也緩慢下降，但相對于電源電壓仍等于1。RSTt2時刻，E<VTH、VP<VN，比較器輸出低電平，該低電平一方面使G輸出高電平，Q飽和，則；另一方面使計數(shù)器復(fù)位輸出為低電平。RST=0t2~t3期間，E<VTH、VP<VN，復(fù)位信號仍然保持，計數(shù)器輸出也仍然為低電平。RST=0t3~t4期間，從t3時刻起，電源電壓開始緩慢上升。從t4時刻開始，當(dāng)計數(shù)至140mS以上時，即至波形中的t5時刻E>VTH、

VP>VN，計數(shù)器輸出高電平，復(fù)位信號結(jié)束。RST=1概念：從t4～t5的時間被稱為復(fù)位延遲時間TD。t3～t5期間就是設(shè)備上電時該復(fù)位電路的工作過程。E上升至t4時刻，E>VTH、VP>VN，比較器輸出高電平，但由于計數(shù)器輸出為低電平，因此門G仍為高，仍為低。RST集成復(fù)位電路－結(jié)果分析RST:電源電壓:TD+EVTH0Vt1t2t3t4t5集成低電平復(fù)位波形140mS231CAT809CAT810RESET(RESET)GNDVCC低電平復(fù)位高電平復(fù)位電源電壓上升到閾值電壓VTH以上后還要延時至少140mS以上才結(jié)束復(fù)位，且所得復(fù)位信號波形的上升沿非常陡峭。RST4.12.1鍵盤消抖4.12.3振蕩電路4.12.2復(fù)位電路目錄振蕩器概述眾所周知，心臟是人體血液循環(huán)的動力器官，它好象一臺血泵，不停地收縮與舒張，將血液輸送到人體的各個器官。計算機的工作原理就是在時鐘節(jié)拍的作用下，將預(yù)先編好的程序一步一步地執(zhí)行下去，其中時鐘信號就來源于振蕩器。計算機正常工作如何得到提示反復(fù)循環(huán)RC振蕩器－解決方法(1)

C

G上電ARYRC振蕩器電路原理圖施密特反相器回差電壓：V2-V1輸入電壓VA輸出電壓VA01VAV2V1VY0ttRC振蕩波形0＋－＋－＋－＋－T2T1

這樣由于電容C的充放電在輸出Y就得到了一個脈沖波，它的頻率和周期與R、C及V1、V2有關(guān)。經(jīng)推導(dǎo)它的周期為:

由于電容C的容量誤差較大，且溫度穩(wěn)定性較差，因此RC振蕩器所產(chǎn)生的信號頻率不是很穩(wěn)定。在數(shù)字鐘等頻率要求十分嚴格的場合時就不適用了。作用：

晶體振蕩器－解決方法2若要得到頻率穩(wěn)定性很高的波形，就要采用由石英晶體諧振器組成的晶體振蕩器了。石英晶體諧振器Y簡稱：晶振它是利用具有壓電效應(yīng)的石英晶體片制成的。石英晶體的選頻特性非常好，它有一個極其穩(wěn)定的串聯(lián)諧振頻率fs，只有頻率為fs的信號最容易通過，而其它頻率的信號均會被晶體衰減。它的諧振頻率fs與晶片的切割方式、幾何形狀、尺寸等有關(guān)。因此可以制成各種頻率的石英晶體諧