邏輯和邏輯門電路

第六章門電路和組合邏輯電路6.1數(shù)字電路概述6.2數(shù)字電路中數(shù)的表示方法6.3晶體管開關作用6.4邏輯門電路6.5組合邏輯電路的分析與綜合6.6數(shù)字組合邏輯電路16.3晶體管的開關作用UiRB+UCCRCUOIC(mA)1234UCE(V)36912IB=020A40A60A80A100A０數(shù)字電路是利用晶體管的開關作用進行工作的。Q1Q22飽和截止3V0VuO0(0)相當于開關斷開相當于開關閉合uOUCC(1)uO+UCCRCECuO+UCCRCEC6.3晶體管的開關作用數(shù)字電路是利用晶體管的開關作用進行工作的。UiRB+UCCRCUO36.3晶體管的開關作用R1R2AF+uccuAtuFt+ucc（三極管截止）0.3V飽和壓降46.4.1基本邏輯門電路邏輯：事物的因果關系，也稱為邏輯關系。邏輯關系：與、或、非、與非、或非、同或、異或等。6.4邏輯門電路門電路:“門”是一種開關，在一定條件下能允許信號通過。邏輯門電路：門電路的輸入與輸出之間滿足一定的邏輯關系，又稱為邏輯門電路。邏輯門電路包括：

與門、非門、或門、與非門、或非門、同或門、異或門等5門電路的輸入和輸出信號都是用電位的高低來表示，而電位的高低用“1”、“0”兩種狀態(tài)來表示。正邏輯系統(tǒng)：高電平用“1”表示，低電平用“0”表示。負邏輯系統(tǒng)：高電位用“0”表示，低電平用“1”表示。門電路是用以實現(xiàn)邏輯關系的電子電路。6.4.1基本邏輯門電路本教材使用正邏輯系統(tǒng)6220V+-設：開關斷開、燈不亮用邏輯“0”表示，開關閉合、燈亮用邏輯“1”表示。邏輯表達式：F=A?B1.“與”邏輯和與門“與”邏輯關系是指當決定某事件的條件全部具備時，該事件才發(fā)生。BFA狀態(tài)表FD1D2AB+12VABF000010100111&ABF邏輯符號6.4.1基本邏輯門電路7BF220VA+-2.“或”邏輯和或門

“或”邏輯關系是指當決定某事件的條件之一具備時，該事件就發(fā)生。邏輯表達式：

F=A+B真值表000111110110ABFFD1D2AB-12V1ABF邏輯符號6.4.1基本邏輯門電路83.“非”邏輯和非門

“非”邏輯關系是否定或相反的意思。邏輯表達式：F=A狀態(tài)表101AF0F220VA+-RR1DR2AF+12V+3V邏輯符號AF16.4.1基本邏輯門電路9例：根據(jù)輸入波形畫出輸出波形ABF1&ABF1>1ABF2F210與非：條件A、B、C都具備，則F不發(fā)生?；蚍牵簵l件A、B、C任一具備，則F不發(fā)生。異或：條件A、B有一個具備，另一個不具備則F發(fā)生。4.復合邏輯與復合門電路6.4.1基本邏輯門電路1ABFC=1ABFABFC&11

體積大、工作不可靠。需要不同電源。各種門的輸入、輸出電平不匹配。分立元件門電路的缺點6.4.1基本邏輯門電路集成電路的優(yōu)點：體積小、可靠性高、速度快的特點，而且輸入、輸出電平匹配。根據(jù)電路內(nèi)部的結(jié)構(gòu)，可分為DTL、TTL、HTL、MOS管集成門電路。12§6.4.2TTL門電路

體積大、工作不可靠。需要不同電源。各種門的輸入、輸出電平不匹配。集成電路的優(yōu)點：分立元件門電路的缺點：體積小、可靠性高、速度快的特點，而且輸入、輸出電平匹配。13TTL—Transistor-Transistor-

Logic集成門電路雙極型TTL(Transistor-TransistorLogicIntegratedCircuit,TTL)ECLNMOSCMOSPMOSMOS型（Metal-Oxide-

Semiconductor，MOS）6.4.2

TTL門電路14§6.4.2

TTL門電路1.TTL與非門+5VFR4R2750ΩR1360ΩT2R5R3T3T4T1T5b1c1ABC內(nèi)部結(jié)構(gòu)15+5VR1T1b1c1ABCc1D1D2AB+5VD2C與門§6.4.2

TTL門電路1.TTL與非門內(nèi)部結(jié)構(gòu)161.TTL與非門§6.4.2

TTL門電路工作原理+5VFR4R2R1T2R5R3T3T4T1T5ABC“0”1V不足以讓T2、T5導通三個PN結(jié)導通需2.1V任一輸入為低電平（0.3V）時171.TTL與非門§6.4.2

TTL門電路+5VFR4R2R1R5T3T4T1ABC“0”1VIouo=5-uR2-ube3-ube43.6V高電平！工作原理拉電流任一輸入為低電平（0.3V）時18§6.4.2

TTL門電路1.TTL與非門+5VFR4R2R1T2R5R3T3T4T1T5ABC輸入全為高電平（3.6V）時“1”全導通電位被鉗在2.1V全反偏工作原理T2飽和T5飽和19§6.4.2

TTL門電路1.TTL與非門輸入全為高電平（3.6V）時工作原理+5VFR4R2R1T2R5R3T3T4T1T5ABC“1”全反偏1V截止全導通20§6.4.2

TTL門電路1.TTL與非門輸入全為高電平（3.6V）時工作原理+5VFR2R1T2R3T1T5ABC“1”uF=0.3VIo灌電流21測試電路&+5Vuiu0TTL與非門的主要特性參數(shù)：1）電壓傳輸特性22u0(V)ui(V)123UOH(3.6V)UOL(0.3V)閾值UT=1.4V理想的傳輸特性輸出低電平輸出高電平ui(V)123UOH(3.6V)u0(V)傳輸特性曲線(0.3V)UOL0.7V1.3V1.4V典型值3.6V，2.4V為合格典型值0.3V，0.4V為合格TTL與非門的主要特性參數(shù)：1）電壓傳輸特性23ui<UT時，認為ui是低電平。ui>UT時，認為ui是高電平。UT=1.4VTTL與非門的主要特性參數(shù)：1）電壓傳輸特性為了保證電路可靠工作，要求：輸入高電平>2V；輸入低電平<0.8V。24TTL與非門的主要特性參數(shù)：2）抗干擾能力低電平噪聲容限電壓UNL—保證輸出高電平電壓不低于額定值90%的條件下，所允許疊加在輸入低電平電壓上的最大噪聲電壓（正向電壓）。UNL=UOFF–UIL關門電壓UOFFUOFF是保證輸出為額定高電平的90%時所對應的輸入低電平的最大值。0.9UOHui(V)123UOH(3.6V)u0(V)輸入低電平電壓UIL允許疊加干擾25TTL與非門的主要特性參數(shù)：2）抗干擾能力ui(V)123UOH(3.6V)u0(V)輸入高電平電壓UIH高電平噪聲容限電壓UNH—保證輸出低電平電壓的條件下，所允許疊加在輸入高電平電壓上的最大噪聲電壓（負向電壓）UNH=UIH–UON允許疊加干擾開門電壓UON

UON是保證輸出為額定低電平時所對應的輸入高電平的最小值。26TTL與非門的主要特性參數(shù)：3）平均傳輸延遲時間tpd

50%50%tpd1tpd2TTL的tpd約在10ns~40ns，此值愈小愈好。輸入波形ui輸出波形uO上升延遲時間下降延遲時間27TTL與非門的主要特性參數(shù)：4）扇出系數(shù)扇出系數(shù)是指一個與非門能帶同類門的最大數(shù)目，表示帶負載能力。對TTL門而言，扇出系數(shù)大于等于8。281）集電極開路門（OC門）+5VFR2R1T2R3T1T5c1ABC集電極懸空T3無T3,T4RL+UCC&FCBA邏輯符號有源負載2.其它類型的TTL與非門291）集電極開路門（OC門）2.其它類型的TTL與非門OC門的特點：1.輸出端可直接驅(qū)動負載如:Y&CBAKA+24VKA~22030F=F1F2F3&&&UCCF1F2F3FRL輸出級UCCRLT5T5T52.幾個輸出端可直接相聯(lián)1）集電極開路門（OC門）2.其它類型的TTL與非門OC門的特點：312）三態(tài)輸出與非門2.其它類型的TTL與非門+5VFR4R2R1T2R5R3T3T4T1T5ABDEE---控制端E1322）三態(tài)輸出與非門2.其它類型的TTL與非門+5VFR4R2R1T2R5R3T3T4T1T5ABDE01V高阻態(tài)1V導通截止截止F&ABC33功能表功能表使能端高電平起作用使能端低電平起作用2）三態(tài)輸出與非門2.其它類型的TTL與非門&ABFCF&ABC342）三態(tài)輸出與非門2.其它類型的TTL與非門E1E2E3公用總線０１０三態(tài)門主要作為TTL電路與總線間的接口電路用途：E1、E2、E3分時接入高電平35（四2輸入與非門，型號74LS00)TTL門電路芯片簡介外形管腳GND

地&&&1413121110981234567&VCC（+5V）電源6.4.2.1TTL與非門36懸空的輸入端相當于接高電平。為了防止干擾，可將懸空的輸入端接高電平。說明說明6.4.2.1TTL與非門37常用TTL邏輯門電路名稱國際常用系列型號國產(chǎn)部標型號說明四2輸入與非門74LS00T1000四2輸入或門四2異或門四2輸入或非門四2輸入與門雙4輸入與非門雙4輸入與門六反相器8輸入與非門74LS3274LS0274LS0874LS8674LS2174LS2074LS3074LS04T186T1008T1086T1021T1002一個組件內(nèi)部有四個門，每個門有兩個輸入端一個輸出端。一個組件內(nèi)有兩個門，每個門有4個輸入端。只一個門，8個輸入端。有6個反相器。38§6.4.3CMOS門電路1.CMOS非門NMOS管工作原理ui=0時：

ugs2=UDD，T2導通、T1截止，uo=“１”；ui=1時：T1導通、T2截止，uo=“0”。UDDST2DT1uiuoDSComplementary-Symmetry

MOS互補對稱式MOST1:ONT2:OFFOFFONPMOS管39§6.4.3CMOS門電路2.CMOS或非門ABT1T2T3T4FABF工作原理:+UDDFAT2T1BT3T4GGSSS結(jié)構(gòu)00

××101

××0

10

×

×

0