數(shù)電課程設計好的

1數(shù)字電子鐘設計目的2設計任務和要求3設計方案的選擇與論證4電路設計計算與分析5元器件明細表數(shù)字電子鐘課程設計（1）掌握數(shù)字鐘的設計（2）熟悉集成電路的使用方法

1數(shù)字電子鐘設計目的（1）顯示時、分、秒。（2）可以24小時制或12小時制。（3）具有校時功能，分別對小時和分鐘單獨校時，對分鐘校時的時候，最大分鐘不向小時進位。校時時鐘源可以手動輸入或借用電路中的時鐘。（4）具有鬧鐘功能，蜂鳴器持續(xù)響一分鐘。（5）為了保證計時準確、穩(wěn)定，由晶體振蕩器提供標準時間的基準信號。2設計任務和要求（1）數(shù)字電子鐘由信號發(fā)生器、“時、分、秒”計數(shù)器及顯示器、校時電路、鬧鐘電路等組成。（2）秒信號產生器是整個系統(tǒng)的時基信號，它直接決定計時系統(tǒng)的精度，一般用石英晶體振蕩器加分頻器來實現(xiàn)。將標準秒脈沖信號送入“秒計數(shù)器”，該計數(shù)器采用60進制計數(shù)器，每累計60秒發(fā)出一個“分脈沖”信號，該信號將作為“分計數(shù)器”的時鐘脈沖。（3）“分計數(shù)器”也采用60進制計數(shù)器，每累計60分，發(fā)出一個“時脈沖”信號，該信號將被送到“時計數(shù)器”。3設計方案的選擇與論證（4）“時計數(shù)器”采用24進制計數(shù)器，可以實現(xiàn)一天24h的累計。（5）“時、分、秒”計數(shù)器的輸出狀態(tài)通過六位LED數(shù)碼管顯示出來。（6）鬧鐘電路是用比較器將所定的時間和時鐘的時間進行比較當兩時間相等時輸出高電平，然后驅動蜂鳴器發(fā)出聲音。（7）校時電路是來對“時、分、秒”顯示數(shù)字進行校對調整。3設計方案的選擇與論證3設計方案的選擇與論證圖3.1數(shù)字電子鐘系統(tǒng)框圖數(shù)字電子鐘系統(tǒng)框圖如下:3.1)時間脈沖產生電路3設計方案的選擇與論證振蕩器是數(shù)字鐘的核心。振蕩器的穩(wěn)定度及頻率的精確度決定了數(shù)字鐘計時的準確程度。

由集成邏輯門與RC組成的時鐘源振蕩器或由集成電路定時器555與RC組成的多諧振蕩器作為時間標準信號源。

石英晶體振蕩器的特點是振蕩頻率準確、電路結構簡單、頻率易調整。通常選用石英晶體構成振蕩器電路。3.1)時間脈沖產生電路3設計方案的選擇與論證

一般采用石英晶體振蕩器經過分頻得到這一時間脈沖信號。1）采用多級2進制計數(shù)器來實現(xiàn)。將32767Ｈz的振蕩信號分頻為１ＨZ的分頻倍數(shù)為32767，即實現(xiàn)該分頻功能的計數(shù)器相當于１5級2進制計數(shù)器。2）采用CD4040等來構成分頻電路。CD4040在數(shù)字集成電路中可實現(xiàn)的分頻次數(shù)達到12次，為12級2進制計數(shù)器，可以將32768HZ的信號分頻為8HZ。由兩片就可以將脈沖分為1HZ的秒信號了。本設計為了得到穩(wěn)定的脈沖選用了石英晶體振蕩器，為了簡化電路分頻選用了CD4040。3.2)數(shù)碼顯示電路3設計方案的選擇與論證數(shù)碼顯示電路是將數(shù)字鐘和計時狀態(tài)直觀清晰地反映出來，被人們的視覺器官所接受。顯示器件選用LED七段數(shù)碼管，顯示出清晰、直觀的數(shù)字符號。abfcgdeDPY[LEDgn]1234567abcdefg3.3)時、分、秒計數(shù)器3設計方案的論證

根據(jù)60秒為1分、60分為1小時、24小時為1天的計數(shù)周期，分別組成兩個六十進制（秒、分）、一個二十四進制（時）的計數(shù)器。將這些計數(shù)器適當?shù)剡B接，就構成秒、分、時的計數(shù)，實現(xiàn)計時功能。

本設計采用4位二進制同步計數(shù)器74LS160，同步置數(shù)端Load,當置數(shù)端有效時,計數(shù)器立即將預置好的數(shù)傳送到輸出端，計數(shù)使端ENp=ENt=1,計數(shù)器計數(shù)。1、秒計數(shù)電路由兩位計數(shù)芯片構成,個位10進制計數(shù),十位6進制計數(shù)，當個位計數(shù)器計到1010(十進制10)時,計數(shù)器立即清零。將個位進位輸出接至十位使能端ENp和ENt，當個位計數(shù)器計到1001（十進制9）時，產生一個進位信號，使十位計數(shù)器累加3.3)時、分、秒計數(shù)器3設計方案的選擇與論證2、分計數(shù)電路也可以由兩位計數(shù)芯片構成。具體的做法同秒鐘相同，只是將十位的進位信號接至時計數(shù)電路的使端。3、時計數(shù)電路是由兩個74LS160構成的24進制計數(shù)器。將個位的QA、QB和十位QB通過一個與非門接至置數(shù)端LOAD,這樣當計數(shù)到00100011（十進制23）后，下一個CP到來時，十位和個位同時置數(shù)。3.4)校時電路3設計方案的選擇與論證

實際的數(shù)字鐘表電路由于秒信號的精確性不可能做到完全（絕對）準確無誤，數(shù)字鐘總會產生走時誤差的現(xiàn)象。因此，電路中就應該有校準時間功能的電路。

本設計校時電路是將各個位上的使能端引出接一個單刀雙擲開關，一端（1端）接低位的進位信號，另一端（2端）接校時電路。校正某位上的時間時，可以將相應位的開關接到2端，通過撥動校時電路就能實現(xiàn)校時功能。3.5)上、下午顯示電路3設計方案的選擇與論證

一般時鐘都應具備上、下午顯示區(qū)分電路功能，即用指示燈的亮滅來區(qū)分上午下午，以示提醒。

根據(jù)要求，電路應在整點十二時到十七時為下午，即指示燈亮的時間，此外其他時間都處于熄滅狀態(tài)。3.5)上、下午顯示電路3設計方案的選擇與論證

一般時鐘都應具備鬧鐘電路功能，即在設定的時間內響鈴，以示提醒。其作用方式是利用蜂鳴器實現(xiàn)響鈴。根據(jù)要求，此鬧鐘設計只對時和分，無法對秒進行設計，電路應在走到設定的時間時響鈴，持續(xù)一分鐘。3設計方案的選擇與論證

3.5)上、下午顯示電路取小時的十位上160芯片上的端口QA=D,小時的個位上的芯片160的端口QA=AQB=B,QC=C,列出真值表如下：Y=(A'C+A'B)D3.5)鬧鐘電路3設計方案的選擇與論證

鬧鐘電路是利用四個數(shù)值比較器74LS85和十六個單刀雙置開關組成，利用十六個單刀雙置開關來設置鬧鈴時間，將輸入的鬧鈴時間信號通過四個數(shù)值比較器與時鐘行走的時間進行比較，將四個數(shù)值比較器的輸出端通過四個端口的與門接到蜂鳴器上。當十六個開關設定的單刀雙置開關設置的時間與時鐘行走的時間相同時，四個數(shù)值比較器的輸出相與為高電平，進而驅動蜂鳴器發(fā)出聲響，以達到鬧鈴效果。否則，就無法驅動蜂鳴器發(fā)出聲響。以此設計實現(xiàn)鬧鈴效果。3設計方案的選擇與論證3.5)鬧鐘電路4.1)秒信號電路單元設計4電路設計計算與分析圖4.1秒信號電路圖（1）晶體振蕩器電路晶體振蕩器是構成數(shù)字式時鐘的核心，它保證了時鐘的走時準確及穩(wěn)定。4.1)秒信號電路單元設計4電路設計計算與分析晶體振蕩器的作用是產生時間標準信號。數(shù)字鐘的精度，主要取決于時間標準信號的頻率及其穩(wěn)定度。因此，一般采用石英晶體振蕩器經過分頻得到這一信號。也可采用由門電路或555定時器構成的多諧振蕩器作為時間標準信號源振蕩器是數(shù)字鐘的心臟，它是產生時間標準“秒”信號的電路。為了制作簡便，在精度要求不高的條件下，本系統(tǒng)中的振蕩電路選用555定時器構成的多諧振蕩器，多諧振蕩器的振蕩頻率可由公式估算。

4.2)時、分、秒計數(shù)器4電路設計計算與分析

數(shù)字鐘的計數(shù)電路用兩個六十進制計數(shù)電路和24進制計數(shù)電路實現(xiàn)的。

數(shù)字鐘的計數(shù)電路的設計可以用反饋置數(shù)法。當計數(shù)器正常計數(shù)時，反饋門不起作用，只有當進位脈沖到來時，反饋信號將計數(shù)電路置數(shù)，實現(xiàn)相應模的循環(huán)計數(shù)。

60進制，當計數(shù)器從00，01，02，……，59計數(shù)時，反饋門不起作用，當?shù)?0個秒脈沖到來時，反饋信號隨即將計數(shù)電路置數(shù)，實現(xiàn)模為60的循環(huán)計數(shù)。4.2)時、分、秒計數(shù)器4電路設計計算與分析

本實驗采取了74LS160用兩塊芯片進行級聯(lián)來產生60進制和24進制。秒、分計數(shù)器為60進制計數(shù)器，小時計數(shù)器為24進制計數(shù)器。實現(xiàn)這兩種模數(shù)的計數(shù)器采用中規(guī)模集成計數(shù)器74LS160構成。

74LS160是4位二進制同步加法計數(shù)器，除了有二進制加法計數(shù)功能外，還具有異步清零、同步并行置數(shù)、保持等功能。CR是異步清零端，LD是預置數(shù)控制端，D0，D1，D2，D3是預置數(shù)據(jù)輸人端，P和T是計數(shù)使能端，C是進位輸出端，它的設置為多片集成計數(shù)器的級聯(lián)提供了方便。4.2)時、分、秒計數(shù)器4電路設計計算與分析

當CR＝LD＝P＝T＝1時，74LS160處于計數(shù)狀態(tài)，電路從0000狀態(tài)開始，連續(xù)輸入10個計數(shù)脈沖后，電路將從1001狀態(tài)返回到0000狀態(tài)。

當計數(shù)觸發(fā)器為1001時，進位輸出為1，否則為零。4.2)時、分、秒計數(shù)器4電路設計計算與分析（1）六十進制計數(shù)器圖4.2六十進制計數(shù)功能電路圖4.2)時、分、秒計數(shù)器4電路設計計算與分析秒計數(shù)電路是由兩位計數(shù)芯片74LS160構成的六十進制計數(shù)器。

1）秒個位是10進制計數(shù)器,無需進制轉換，只需將進位輸出C接至十位的使能端ENp和Ent。

2）秒十位計數(shù)單元為6進制計數(shù)器，需要進制轉換，10進制計數(shù)器轉換為6進制計數(shù)器的電路連接，需要將QA和QC通過一個與非門接至置數(shù)端LOAD。

3）個位計數(shù)器計到1010(十進制10)時由于74LS160是十進制計數(shù)器，所以自動清零。當個位計數(shù)器計到1001（十進制9）時，會產生一個進位信號，使十位計數(shù)器累加，從而構成60進制計數(shù)器。4.2)時、分、秒計數(shù)器4電路設計計算與分析

4）函數(shù)發(fā)生器產生的脈沖輸入至芯片74LS160，即從00開始計時，到59后，若再來脈沖則整體置數(shù)，變?yōu)?0，重新開始計時。

分計數(shù)電路與秒鐘相同，只是將十位的進位信號接至時計數(shù)電路的CP端。4.2)時、分、秒計數(shù)器4電路設計計算與分析（2）二十四進制計數(shù)器圖4.3二十四進制計數(shù)功能電路圖4.2)時、分、秒計數(shù)器4電路設計計算與分析時計數(shù)器和分計數(shù)器大同小異，時計數(shù)電路由兩位計數(shù)芯片74LS160構成的二十四進制計數(shù)器，將一片74LS160設計成4進制加法計數(shù)器，另一片設置2進制加法計數(shù)器。

個位計數(shù)狀態(tài)為QDQCQBQA=0011，十位計數(shù)狀態(tài)為QDQCQBQA=0010時，要求計數(shù)器歸零。4.2)時、分、秒計數(shù)器4電路設計計算與分析

將個位QA、QB和十位QB通過一個與非門接至個位、十位計數(shù)器的置數(shù)端LOAD，平時通過與非門輸出地信號為高電平，當計數(shù)到00100011（十進制23）后，下一個CP，輸出地信號為低電平，十位和個位同時清零，從而構成24進制計數(shù)器。

函數(shù)發(fā)生器產生的脈沖輸入至芯片74LS160，即從00開始計時，到23后，若再來脈沖則整體置數(shù)，變?yōu)?0，重新開始計時。4.2)時、分、秒計數(shù)器4電路設計計算與分析（3）秒、分、時之間的進位電路圖4.4秒、分、時之間的進位電路4.2)時、分、秒計數(shù)器4電路設計計算與分析

秒、分、時之間的進位電路電路實現(xiàn)了秒位向分位，分位向時位之間的進位輸入，將秒、分、時之間有效的聯(lián)系起來。

當秒計數(shù)為60時需要向分個位進位輸出，芯片74LS160為下降沿有效，當秒十位QA、QC通過一個與非門接至分個位的進位輸入端，當秒十位變?yōu)?101時，通過與非門的信號由1變?yōu)榱?，給分個位一個進位輸入，同時秒十位也置0。

同樣，當分計數(shù)器為60時分十位QC、QA通過一個與非門接至時個位的進位輸入端，當分十位變?yōu)?101時，通過與非門的信號由1變?yōu)榱?，給分個位一個進位輸入，同時分十位也置0。4.3)顯示電路4電路設計計算與分析

計數(shù)器實現(xiàn)了對時間的累計以8421BCD碼形式輸出，顯示譯碼電路將計數(shù)器的輸出數(shù)碼轉換為數(shù)碼顯示器件所需要的輸出邏輯和一定的電流，從而變成相應的數(shù)字。

74LS138是BCD-7段譯碼器/驅動器，輸出高電平有效，用于驅動LED七段共陰極顯示數(shù)碼管。

將“秒”、“分”、“時”計數(shù)器的每位輸出經過譯碼電路后再分別接到相應七段譯碼器的輸入端，便可進行不同數(shù)字的顯示。4.4)校時電路4電路設計計算與分析

校時電路是數(shù)字鐘不可缺少的部分，當數(shù)字鐘與實際時間不符時，需要根據(jù)標準時間進行校時。

J4是時校正開關。不校正時，J4開關是連接上面的，即連接正常計數(shù)。當校正時位時，首先截斷正常的計數(shù)通路，然后再進行人工出觸發(fā)計數(shù)加到需要校正的計數(shù)單元的輸入端，校正好后，再轉入正常計時狀態(tài)即可。4.4)校時電路4電路設計計算與分析

根據(jù)要求，數(shù)字鐘應具有分校正和時校正功能，因此，校“時”時，斷開“秒”和“分”的進位脈沖輸入，校正“分”和校正“時”類似。并采用正常計時信號與校正信號可以隨時切換的電路接入其中。

需要把J4開關撥至下面，即接通校時電路，然后用手撥動J4開關，來回撥動一次，就能使時位增加1，根據(jù)需要去撥動開關的次數(shù)，校正完畢后把J1開關撥至上面，即正常計數(shù)。

上圖利用RS觸發(fā)器消除機械開關振動的影響。4.4)校時電路4電路設計計算與分析圖4.6校時電路4.5)鬧鐘電路4電路設計計算與分析

一般時鐘都應具備鬧鐘電路功能，即在設定的時間內響鈴，以示提醒。其作用方式是利用蜂鳴器實現(xiàn)響鈴。根據(jù)要求，此鬧鐘設計只對時和分，無法對秒進行設計，電路應在走到設定的時間時響鈴，持續(xù)一分鐘。4.5)鬧鐘電路4電路設計計算與分析

鬧鐘電路是利用四個數(shù)值比較器74LS85和十六個單刀雙置開關組成，利用十六個單刀雙置開關來設置鬧鈴時間，將輸入的鬧鈴時間信號通過四個數(shù)值比較器與時鐘行走的時間進行比較，將四個數(shù)值比較器的輸出端通過四個端口的與門接到蜂鳴器上。當十六個開關設定的單刀雙置開關設置的時間與時鐘行走的時間相同時，四個數(shù)值比較器的輸出相與為高電平，進而驅動蜂鳴器發(fā)出聲響，以達到鬧鈴效果。否則，就無法驅動蜂鳴器發(fā)出聲響。以此設計實現(xiàn)鬧鈴效果。4電路設計計算與分析4.5)鬧鐘電路5電子鐘總圖設計5元器件明細表蜂鳴器

1個計數(shù)器74LS1606個與非門74LS08D

1個與非門74LS201個電阻1KΩ