VHDL實驗半加器等等指導書

實驗一半加器和全加器的設計一、實驗目的1、掌握圖形的設計方式；2、掌握自建元件及調用自建元件的方法；3、熟練掌握MAXPLUSII的使用。二、實驗內容1、熟練軟件基本操作，完成半加器和全加器的設計；2、正確設置仿真激勵信號，全面檢測設計邏輯；3、綜合下載，進行硬件電路測試。三、實驗原理1、半加器的設計0011010101100001SABABCAB2.全加器的設計全加器除考慮兩個加數外，還考慮了低位的進位。全加器真值表：AiiSiCi00 0 0000 1 1001 0 10PAGEPAGE100110110010101011100111111全加器邏輯表達式：SiAiBiCi1；Ci(AiBi)Ci1AB3、利用半加器元件完成全加器的設計（1）圖形方式其中HADDER為半加器元件。四、實驗步驟1、完成圖形半加器設計。2VHDL半加器設計與仿真（記錄仿真波形。3VHDL全加器設計與仿真（記錄仿真波形。4、利用半加器元件進行圖形的全加器設計。五、思考題：1、怎樣自建元件？自建元件的調用要注意什么？實驗二二位加法計數器的設計一、實驗目的1、掌握二位加法計數器的原理；2VHDL描述。3VHDL中元件例化的意義。二、實驗內容1、完成帶進位功能二位加法計數器的VHDL設計；2、正確設置仿真激勵信號，全面檢測設計邏輯；3、綜合下載，進行硬件電路測試。三、實驗原理1、二位加法計數器中使用了矢量類型的數據，用來表示計數的數值。2、元件的例化就是元件的調用，是層次化設計的基礎。具體設計程序由學生自己完成。四、實驗步驟1、了解二位加法計數器的工作原理。2、用VHDL文本方式設計二位加法計數器。3、進行二位加法計數器的設計仿真（記錄仿真波形。4、進行二位加法計數器的設計下載與測試。五、思考題1、怎樣設計“減法”計數器？2、進位信號的設置應注意什么？實驗三基于QUARTUSII圖形輸入電路的設計一、實驗目的1、通過一個簡單的3—8譯碼器的設計,掌握組合邏輯電路的設計方法。2、初步了解QUARTUSII原理圖輸入設計的全過程。3、掌握組合邏輯電路的靜態(tài)測試方法。二、實驗原理輸入輸出譯碼器三輸入，八輸出。當輸入信號按二進制方式的表示值為N時，輸出端標號為N因為三個輸入端能產生的組合狀態(tài)有八種，所以輸出端在每種組合中僅有一位為高電平的情況下，能表示所有的輸入組合。其真值表如表1-1輸入輸出ABCD7D6D5D4D3D2D1D00000000000110000000010010000001001100000100000100010000101001000000110100000011110000000表1-1三-八譯碼器真值表譯碼器不需要像編碼器那樣用一個輸出端指示輸出是否有效三、實驗內容在本實驗中，用三個撥動開關來表示三八譯碼器的三個輸入AC；用八個LED來表示三八譯碼器的八個輸出D0-D（FPGA撥動開關的輸出下圖1-1所示，當開關閉合（撥動開關的檔位在下方）時其輸出為低電平，反之輸出高電平。其電路與FPGA的管腳連接如表1-2所示撥動開關的輸出圖1-1撥動開關與FPGA接口電路信號名稱對應FPGA（EP2C35）管腳名信號說明K1E15從K1輸出到FPGA的E15K2B14從K2輸出到FPGA的B14K3F9從K3輸出到FPGA的F9K4B15從K4輸出到FPGA的B15K5A15從K5輸出到FPGA的A15K6F11從K6輸出到FPGA的F11K7A16從K7輸出到FPGA的A16K8F13從K8輸出到FPGA的F13K9F14從K8輸出到FPGA的F14K10A17從K8輸出到FPGA的A17K11H7從K8輸出到FPGA的H7K12A18從K8輸出到FPGA的A18表1-2撥動開關與FPGA管腳連接表當FPGA與其對應的端口為高電平時LED就會發(fā)光，反之LED燈滅。其與FPGA對應的管腳連接如表1-3所示。D1D2D3D4D5D6D7D8D9D10D11D12

E9A11E11B13E14A13L7B19M8A19M7B20

說明從FPGA的E9輸出至D1從FPGA的A11輸出至D2從FPGA的E11輸出至D3從FPGA的B13輸出至D4從FPGA的E14輸出至D5從FPGA的A13輸出至D6從FPGA的L7輸出至D7從FPGA的B19輸出至D8從FPGA的M8輸出至D9FPGA的A19輸出至從FPGA的D11從FPGAB20D12四、實驗步驟

表1-3 LED燈與FPGA管腳連接表下面將通過這個實驗，向讀者介紹QUARTUSII的項目文件的生成、編譯、管腳分配以及時序仿真等的操作過程。1、建立工程文件>Altera>QuartusII5.1，運行QUARTUSII選擇軟件中的菜單File>NewProject1-4中的NEXTe:/eda所有的生成文件將放入這個工作目錄。第二個輸入框為工程名稱輸入框，第三個輸入NEXTNEXTCyclone系列芯片EP2C35F484C8以根據使用的不同芯片來進行設定，其方法基本一致。首先在對話框的左上方的Family下拉菜單中選取grade8，AvailabledevicesNEXTEDATOOL按默認選項，點擊NEXT出現新建工程以前所有的設定信息，點擊FINISH完成新建工程的建立。2、建立圖形設計文件1）在創(chuàng)建好設計工程后，選擇File>NEW…菜單，出現新建設計文件類型選擇窗口。這里我們以建立圖形設計文件為例進行說明，其它設計輸入方法與之基本相同。2在New對話框中選擇DeviceDesignFiles頁下的BlockDiagram/SchematicFil，點擊OK按鈕，打開圖形編輯器對話框。圖中標明了常用的每個按鈕的功能。QUARTUSIIBlockEdito和結構圖Diagrams）QUARTUSII（BlockDesignMAXPLUSII（GraphicDesignFiles，可以在QUARTUSII結構圖設計文件。在QUARTUSII圖形編輯器窗口中，根據個人愛好，可以隨時改變BlockEditor的顯示選項，如導向線和網格間距、橡皮筋功能、顏色以及基本單元和塊的屬性等。在這里以用原理圖輸入設計一個三八譯碼器為例，介紹基本單元符號輸入方或選擇菜單Edit>Insert則彈出Symbol對話框。OK按鈕，所選擇的符號將顯示在圖形編輯器的工作區(qū)域。將要選擇的器件符號放置在圖形編輯器的工件區(qū)域，用正交節(jié)點工具將原件AC個輸出為D0、D1、D2、D3、D4、D5、D6、D7。用戶也可以根據自己的習慣來定義這些端口名稱。完成圖形編輯的輸入之后，需要保存設計文件或重新命名設計文件。選擇File>Save如需要將設計文件添加到當前工程中，則選擇對話框下面的Addfiletocurrentproject在整個設計文件保存的過程當中，都需要遵循設計輸入法的一般規(guī)則。3、對設計文件進行編譯QUARTUSII編譯器窗口包含了對設計文件處理的全過程。在QUARTUSII軟件中選擇Tool>CompilerTool菜單項，則出現QUARTUSII的編譯器窗口。START按鈕進行設計文件的全4、管腳分配（在這個實驗中選擇為EP2C35F484C管腳分配完之后一定要進行再進行一次全編譯，以使分配的管腳有效。5、對設計文件進行仿真創(chuàng)建一個仿真波形文件，選擇QUARTUSII軟件File>New，進行新建文件1-24OtherFileVectorWaveformFileOK按鈕，則打開了一個空的波形編輯器窗口。QUARTUSII軟件的Edit>EndTimeTimeOK加入輸入、輸出端口，在波形編輯器窗口左邊的端口名列表區(qū)點擊鼠標右InsertNodeorInsertNodeor對話框界面中點擊NodeFinder…按鈕。在出現的NodeFinder1-27所示，在Filter列表中選擇Pins：all，在NamedList在NodesFound中間按鈕則SelectedNodes窗口下方出現被選擇的端口名稱。雙擊OK按鈕完成設置，回到的InsertNodeorBus對話框，雙擊OK按鈕，所有的輸入、輸出端口將會在端口名列表區(qū)內顯示出來。，選擇要輸入波形的輸入端口如AFile>Save進行保存。指定仿真器設置，在仿真過程中有時序仿真和功能仿真之分，在這里介紹功QUARTUSII軟件中選擇Tool>SimulatorTool首先產生功能仿真網表文件，點擊產生功能仿真網表的按鈕GenerateFunctionalSimulationNetlist，產生功能仿真網表，然后點擊開始仿真的START按鈕開始進行仿真，直到仿真進度條為100%完成仿真。點擊仿真報告窗口按鈕Report，觀察仿真波形。6、從設計文件到目標器件的加載完成對器件的加載有兩種形式，一種是對目標器件進行加載文件，一種是對目標器件的配置芯片進行加載EP2C35F672C8使用下載電纜將PC機與實驗系統(tǒng)連接起來。選擇QUARTUSII軟件的Tool>Programmer設置編程硬件，則編程硬件類型為NoHardware，需要對編程硬件進行設置。點擊AddHardware按鈕，出現AddHardware對話框。在AddHardware對話框中，從Hardwaretype列表中選擇所需要硬件類型，如果是USB接口的請參照用戶使用手冊中的USB電纜的安裝與使用，如果使用的是1-35OK回到編程器硬件設置窗口，點擊Close如果軟件已運行一個工程，則在打開編程器的時候，編程器窗口會自動出現Progam/Configure，編程模式選取JTAG模式，點STRAT進行文件加載，直到加載進度變?yōu)?00%，文件成功加載完成。五、實驗現象與結果文件加載到目標器件后，撥動撥動開關，LED燈會按表1-1所示的真值表對應的點亮。六、實驗報告1、進一步熟悉和理解QUARTUSII軟件的使用方法。實驗四可控脈沖發(fā)生器的設計一、實驗目的1、了解可控脈沖發(fā)生器的實現機理。2、學會用示波器觀察FPGA產生的信號。3、學習用VHDL編寫復雜功能的代碼。二、實驗原理脈沖發(fā)生器就是要產生一個脈沖波形假如有一個計數器T0～NM（0≤，若輸出為，那么Q只要滿足條件1 0TMQ0 M TN時，通過改變N值，即可改變輸出的脈沖波的周期；改變M值，即可改變脈沖波的占空比。這樣輸出的脈沖波的周期和占空比分別為：M CLOCK三、實驗內容

占空比 100%N1本實驗的任務就是要設計一個可控的脈沖發(fā)生器，要求輸出的脈沖波的周期和占空1MHz時鐘，然后再用按鍵S1S2來控制脈沖波的周期，每按下S1，N會在慢速時鐘作用下不斷地遞增會在慢速時鐘作用下不斷地遞減S3S4每按下S3，M會在慢速時鐘作用下不斷地遞增1，每按下S4，M會在慢速時鐘作用下1，S8用作復位信號，當按下S8時，復位FPGA內部的脈沖發(fā)生器模塊。四、實驗步驟1、打開QUARTUSII軟件，新建一個工程。2、建完工程之后，再新建一個VHDLFile，打開VHDL編輯器對話框。3VHDL編輯窗口編寫VHDL盤中提供的示例程序。4、編寫完VHDL程序后，保存起來。方法同實驗一。5、對自己編寫的VHDL程序進行編譯并仿真，對程序的錯誤進行修改。端口名使用模塊信號FPGA管腳說明6LEDFPGA的管腳連接表（1-1端口名使用模塊信號FPGA管腳說明CLK數字信號源L2時鐘為1MHZMD按鍵開關S1F8頻率控制/增加MU按鍵開關S2A14頻率控制/減少ND按鍵開關S3F10占空比控制/增加NU按鍵開關S4B16占空比控制/減少RST復位按鍵RESETB18復位控制FOUT輸出觀測模塊V15示波器觀測點表9-1端口管腳分配表7、用下載電纜通過JTAG口將對應的sof文件加載到FPGA自己的編程思想一致。五、實驗結果與現象選擇為1MHZ，按下按鍵開關模塊的S81KHZ50S1鍵或者S2S3鍵或者S4六、實驗報告1、繪出仿真波形，并作說明。2、在這個實驗的基礎上重新設計，使程序改變頻率的時候不會影響占空比的改變。3、將實驗原理、設計過程、編譯仿真波形和分析結果、硬件測試結果記錄下來。實驗五基于VHDL的搶答器的設計一、實驗目的1、熟悉四人搶答器的工作原理。2、加深對VHDL語言的理解。3、掌握EDA開發(fā)的基本流程。二、實驗原理的誤差而未能正確判斷最先搶答的人的情況。三、實驗內容本實驗的任務是設計一個四人搶答器S8S1～S41號搶答者LED模塊的LED1～LED4分別表示于搶答S8S1～S4中第一個按LED數碼管顯示對應搶答成功者的號碼。LEDFPGA中都做了詳細說明，這里不在贅述。四、實驗步驟1、打開QUARTUSII軟件，新建一個工程。2、建完工程之后，再新建一個VHDLFile，打開VHDL編輯器對話框。3VHDLVHDL光盤中提供