微機(jī)(微型計(jì)算機(jī)技術(shù)及應(yīng)用)填空題及答案(最后版)

千里之行，始于足下。第2頁(yè)/共2頁(yè)精品文檔推薦微機(jī)(微型計(jì)算機(jī)技術(shù)及應(yīng)用)填空題及答案(最后版)第1章微型計(jì)算機(jī)概述

1.微型計(jì)算機(jī)中各部件是經(jīng)過(guò)總線構(gòu)成一具整體的．

2._微處理器_是微型計(jì)算機(jī)的核心。

3.總線按照其規(guī)模、用途和應(yīng)用場(chǎng)合可分為_(kāi)數(shù)據(jù)總線__、_地址總線_和_操縱總線。

4.微型計(jì)算機(jī)由_CPU_、存儲(chǔ)器、輸入/輸出接口和_系統(tǒng)總線_組成。

5.以微型計(jì)算機(jī)為主體，配上系統(tǒng)軟件、應(yīng)用軟件和外設(shè)之后，就成了微型計(jì)算機(jī)系統(tǒng)。

6.微型計(jì)算機(jī)的要緊性能指標(biāo)有CPU的位數(shù)、CPU的主頻、內(nèi)存容量和速度、硬盤(pán)容量。

第2章16位和32位微處理器

1.Intel8086CPU是_16_位微處理器，有_16_根數(shù)據(jù)總線和_20根地址總線，存儲(chǔ)器尋址

的空間為_(kāi)1MB_,端口尋址空間為_(kāi)64KB_。8088CPU有8根數(shù)據(jù)總線。

2.輸入/輸出端口有兩種編址辦法，既I/O端口與存儲(chǔ)單元統(tǒng)一編址和I/O端口單獨(dú)編址。

前一種編址的要緊優(yōu)點(diǎn)是功能強(qiáng)和指令靈便。后一種編址的要緊優(yōu)點(diǎn)是指令運(yùn)行速度快和增強(qiáng)了程序的可讀性。

3.所謂最小模式，算是在系統(tǒng)中惟獨(dú)8086一具微處理器

4.所謂最大模式是在系統(tǒng)中包含兩個(gè)或多個(gè)微處理器（8086,其他稱協(xié)處理器

5.8086工作在最大模式下，引足MN/MX*接低（高/低）電平。

6.8086/8088CPU的數(shù)據(jù)線和地址線是以_分時(shí)復(fù)用_方式輪流使用的。

7.8086中的BIU由_4_個(gè)_16_位段寄存器、一具16_位指令指針、6_字節(jié)指令隊(duì)列、_20_

位地址加法器和操縱電路組成。

8.8086/8088提供的能同意外中斷請(qǐng)求信號(hào)的引足是INTR和NMI。兩種請(qǐng)求信號(hào)的

要緊別同之處在于NMI引足引入的中斷別受中斷允許標(biāo)志位IF的屏蔽。

9.8086/8088的存儲(chǔ)器是分段的，所以存儲(chǔ)單元的物理地址是由段地址和段內(nèi)偏移量

組合而成的。

10.關(guān)于8086CPU，物理地址是由段基址和偏移地址兩部分構(gòu)成，若某存儲(chǔ)單元的段基址

為2000H，偏移地址為1122H，則該存儲(chǔ)單元的物理地址為21122H。

11.8086的中斷向量表位于內(nèi)存的0～3FFH_區(qū)域，它能夠容納_256__個(gè)中斷向量，每一

個(gè)向量占_4_個(gè)字節(jié)。

12.8086微機(jī)系統(tǒng)中的一具中斷向量占4個(gè)存儲(chǔ)單元，假定某中斷對(duì)應(yīng)的中斷向量存放在

0000:002CH；這么該中斷向量對(duì)應(yīng)的中斷類型號(hào)為0B_H，若該向量對(duì)應(yīng)的中斷處理子程序放在0080：0402H開(kāi)始的內(nèi)存區(qū)域中，則按照地址由低到高的順序?qū)懗銎湎鄳?yīng)的存儲(chǔ)單元的內(nèi)容為_(kāi)02H_、_04H_、_80H_、00H_。

13.8086CPU中典型總線周期由_4_個(gè)時(shí)鐘周期組成，其中T1期間，CPU輸出__地址__

信息；如有必要時(shí)，能夠在_T3和T4_兩個(gè)時(shí)鐘周期之間插入1個(gè)或多個(gè)TW等待周期。

14.從編程結(jié)構(gòu)看，8086CPU可分為兩個(gè)獨(dú)立的工作部件_執(zhí)行部件_和_總線接口部件_。

15.8086中，BIU部件完成與存儲(chǔ)器、I/O端口傳送數(shù)據(jù)的功能，EU部件完成_執(zhí)行指

令功能。

16.8086中引足BHE信號(hào)有效的含義表示數(shù)據(jù)線D15～D0上的高8位數(shù)據(jù)有效_。

17.8086正常的存儲(chǔ)器讀/寫(xiě)總線周期由_4_個(gè)T狀態(tài)組成，ALE信號(hào)在_T1_狀態(tài)內(nèi)有效，

其作用是_允許地址鎖存器對(duì)地址舉行鎖存_。

18.從產(chǎn)生中斷的辦法來(lái)分，中斷可分為硬件中斷和軟件中斷。

19.在8086CPU中,NMI中斷被稱為_(kāi)非屏蔽中斷_,其中斷類型號(hào)是02H_。

20.可屏蔽中斷從CPU的_INTR_引足進(jìn)入，惟獨(dú)當(dāng)中斷允許標(biāo)志IF為1_時(shí)，該中斷才干

得到響應(yīng)。

21.8086中地址/

為提高總線驅(qū)動(dòng)能力，應(yīng)配置_總線收發(fā)器_。

22.上電復(fù)位時(shí)，若CPU的CS=0FFFFH，IP=0000H，則第一條指令從__FFFF0H__處取。

23.8086/8088CPU復(fù)位后的系統(tǒng)啟動(dòng)地址為FFFF0H。

24.當(dāng)復(fù)位信號(hào)（RESET）來(lái)到時(shí)，CPU便結(jié)束當(dāng)前操作并對(duì)標(biāo)志寄存器，IP，DS，ES，

SS及指令隊(duì)列_清零_，而將CS設(shè)置為FFFFH_。

25.CPU在執(zhí)行OUTDX，AL指令時(shí)，_DX_寄存器的內(nèi)容送到地址總線上，_AL_寄存器

的內(nèi)容送到數(shù)據(jù)總線上。

26.8086/8088的中斷響應(yīng)了兩個(gè)總線周期，從_INTA__引足輸出了兩個(gè)負(fù)脈沖。

27.CPU響應(yīng)8259A中斷，在_TNTA_引足上輸出__2_個(gè)負(fù)脈沖，在第_2_個(gè)負(fù)脈沖期間讀

入中斷類型碼。

第4章存儲(chǔ)器

1.8086/8088CPU允許的最大存儲(chǔ)空間為1M，其地址編號(hào)從0H到FFFFFH。

2.存儲(chǔ)器的擴(kuò)展有_字?jǐn)U展_、位擴(kuò)展_、字位并且擴(kuò)展_三種方式。

3.CPU拜訪存儲(chǔ)器時(shí)，實(shí)現(xiàn)片選信號(hào)的辦法有全譯碼法、部分譯碼_和線選法_。

4.有地址重迭現(xiàn)象的譯碼方式為_(kāi)線選法_和__部分譯碼法。

5.依照用途和特點(diǎn)分類可將存儲(chǔ)器分為_(kāi)內(nèi)部存儲(chǔ)器_和_外部存儲(chǔ)器。

6.普通微型計(jì)算機(jī)的存儲(chǔ)器系統(tǒng)要緊由__CPU__、_主存_、高速緩存，輔助存儲(chǔ)器及治理這

些存儲(chǔ)器的硬件和軟件組成。

7.某RAM芯片的存儲(chǔ)容量是4K×8位，該芯片引足中有_12_根地址線，_8_根數(shù)據(jù)線。

8.構(gòu)成64K*8的存儲(chǔ)系統(tǒng)，需8K*1的芯片_64_片。

9.保證動(dòng)態(tài)RAM中的內(nèi)容別消逝，需要舉行_刷新_操作。

10.在存儲(chǔ)器的層次化結(jié)構(gòu)中，存儲(chǔ)器能夠分為Cache、內(nèi)存和輔存三級(jí)。

11.在存儲(chǔ)器的層次結(jié)構(gòu)中,越遠(yuǎn)離CPU的存儲(chǔ)器，其存取速度越慢，存儲(chǔ)容量_越大，

價(jià)格_越廉價(jià)。

第5章微型計(jì)算機(jī)和外設(shè)的數(shù)據(jù)傳輸

1.CPU和外設(shè)之間的數(shù)據(jù)傳送方式有無(wú)條件方式、查詢方式_,_中斷方式_和_DMA方式_。

2.狀態(tài)信息表示外設(shè)當(dāng)前所處的工作狀態(tài)，例如READY表示輸入設(shè)備已預(yù)備好信息，

BUSY表示輸出設(shè)備是否能接收數(shù)據(jù)。

3.操縱信息是由CPU發(fā)出的，用于操縱外設(shè)接口工作方式以及外設(shè)的啟動(dòng)和停止的信息。

4.為保證信息正常傳送，通常采納就緒和忙信號(hào)作為接口芯片占外圍設(shè)備的聯(lián)絡(luò)信號(hào)，

實(shí)現(xiàn)微處理器與外圍設(shè)備交換信息。

5.CPU與I/O接口間的信號(hào)普通包括數(shù)據(jù)信號(hào)，狀態(tài)信號(hào)和操縱信號(hào)3種類型。

6.能支持查詢傳送方式的接口電路中，至少應(yīng)該有數(shù)據(jù)端口和狀態(tài)端口。

7.若要實(shí)現(xiàn)存儲(chǔ)器與存儲(chǔ)器、存儲(chǔ)器與外設(shè)之間直截了當(dāng)舉行數(shù)據(jù)交換（別經(jīng)過(guò)CPU）應(yīng)采納

的辦法是DMA方式。

8.在中斷方式下，當(dāng)_接口_差不多有數(shù)據(jù)要往CPU輸入或者預(yù)備好接收數(shù)據(jù)時(shí)，接口會(huì)向

CPU發(fā)一具_(dá)中斷請(qǐng)求_信號(hào)；在DMA方式下，外設(shè)要求傳輸數(shù)據(jù)時(shí)，接口會(huì)向_DMA操縱器發(fā)_DMA請(qǐng)求_信號(hào)。

第6章串并行通信和接口技術(shù)

1.串行通信可分為兩種類型，即同步通信和_異步通信_(tái)。

2.串行異步接口在接收時(shí)是由_接收移位_寄存器將串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)。在發(fā)送時(shí)，

是由發(fā)送移位寄存器將并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)。

3.RS-232C規(guī)定使用25根插針的標(biāo)準(zhǔn)連接頭；最高傳輸速率是20kbps。

4.InteL8255A是一具并行接口芯片

5.8251芯片中設(shè)立了_奇/偶錯(cuò)、幀格式錯(cuò)和__溢出錯(cuò)三種出錯(cuò)標(biāo)志

6.8255A操縱字的最高位D7=1時(shí)，表示該操縱字為方式挑選操縱字

7.8255A的端口C按位置位復(fù)位操縱字中的D0位決定對(duì)端口C的某一位置位或復(fù)位。

8.8255A的端口A的工作方式是由方式操縱字的D6和D5位決定。

9.8255A的端口B的工作方式由方式挑選操縱字的D2位決定。

10.RS-232C是應(yīng)用于串行二進(jìn)制交換的數(shù)據(jù)通信設(shè)備和數(shù)據(jù)終端設(shè)備之間的標(biāo)準(zhǔn)接

口。

11.Intel8251A工作在異步方式時(shí)，每個(gè)字符的數(shù)據(jù)位長(zhǎng)度為5～8位，停止位的長(zhǎng)度

為1位、1.5位或2位。

12.異步通信中相鄰中兩個(gè)字符之間間隔能夠是任意長(zhǎng)度，以便使它有能力處理定時(shí)的

串行數(shù)據(jù)。

13.8255有3種工作方式,其中方式2只允許A口使用。

14.8255A內(nèi)部包括兩組操縱電路，其中A組操縱端口A和端口C的高4位的工作方

式和讀/寫(xiě)操作，B組操縱端口B和端口C的低4位的工作方式和讀/寫(xiě)操作。15.8255A的A端口有3種工作方式，它們分不是基本的輸入/輸出方式、選通的輸入

/輸出方式和雙向傳輸方式。

第7章中斷操縱器

1.關(guān)于8259A的中斷請(qǐng)求寄存器IRR，當(dāng)某一具IRI端呈現(xiàn)高電平常，則表示該端口有

中斷請(qǐng)求。

2.8259A有兩種中斷觸發(fā)方式邊緣觸發(fā)和電平觸發(fā)。

3.一片8259A能治理8級(jí)中斷，最多能夠用9片8259A來(lái)構(gòu)成64級(jí)的主從式中斷系

統(tǒng)。

4.8259A的INT是和CPU的INTR端相連，用來(lái)向CPU發(fā)出中斷請(qǐng)求；INTA用來(lái)接

收來(lái)自CPU的中斷應(yīng)答的信號(hào)。

5.8259A由IRR、PR、ISR組成，用來(lái)接收和處理從引足IR7~IR0進(jìn)入的中斷。

6.8259A共有7個(gè)可編程的寄存器，它們分不用于同意CPU送來(lái)的_初始化命令字和_操

作命令字。

7.設(shè)8086系統(tǒng)中采納單片8259A，其8259A的ICW2=32H，則對(duì)應(yīng)IR5的中斷類型

號(hào)為_(kāi)35_H，它的中斷入口地址在中斷向量表中的地址為_(kāi)_D4(35*4)_H。

8.在特別全嵌套方式下，8259可響應(yīng)_同級(jí)_中斷請(qǐng)求。

9.8259A芯片包含2個(gè)端口地址，它舉行中斷結(jié)束處理的方式有中斷自動(dòng)結(jié)束方式

(ICW4)、_普通的中斷結(jié)束方式(OCW2)_、特別的中斷結(jié)束方式(OCW2)三種。

10.多片8259A級(jí)連時(shí)，主片8259A的CAS2~CAS0應(yīng)連至從片8259A的_CAS0-CAS2_

引足；從片8259A的INT應(yīng)連至主片8259A的_IR0~IR7的其中一具引足；主片8259A的INT應(yīng)連至CPU的_INTR_引足

11.CPU響應(yīng)中斷后將_FR標(biāo)志_寄存器入棧保存，然后自動(dòng)將_IF_標(biāo)志和_TF_標(biāo)志復(fù)位。

若要實(shí)現(xiàn)中斷嵌套，必須在中斷服務(wù)子程序中執(zhí)行一條_STI_指令。

12.8259在初始化時(shí)，有兩個(gè)命令字_ICW1_、_ICW2_必須設(shè)置。

13.當(dāng)一具級(jí)聯(lián)的8259系統(tǒng)中，一具中斷處理程序結(jié)束時(shí)，要發(fā)出_2_次中斷結(jié)束命令。

14.中斷返回指令是_IRET__，該指令將堆棧中保存的斷點(diǎn)彈出后依次裝入_指令指針_寄存

器和_代碼段_寄存器中，將堆棧中保存的標(biāo)志裝入_標(biāo)志寄存器_中。

第8章DMA操縱器

1.DMA操縱器能夠像CPU一樣得到_總線_操縱權(quán)，DMA操縱器中和某個(gè)接口的聯(lián)系的

部分稱為_(kāi)通道_。

2.8086/8088在最小方式下有關(guān)總線請(qǐng)求的信號(hào)引線是HOLD_和HLDA_。

3.DMA操縱器內(nèi)部包含一具操縱寄存器、一具狀態(tài)寄存器、一具地址寄存器和一

個(gè)字節(jié)計(jì)數(shù)器。

4.DREQ是DMA請(qǐng)求信號(hào)，DACK是DMA應(yīng)答信號(hào)。

5.為了使DMA操縱器正常工作，要對(duì)DMA操縱器舉行初始化，初始化過(guò)程包含兩方面：

將數(shù)據(jù)傳輸緩沖區(qū)的起始地址或結(jié)束地址送到地址寄存器；將傳輸?shù)淖止?jié)數(shù)、字?jǐn)?shù)、或雙字?jǐn)?shù)送到計(jì)數(shù)器。

6.8237A在DMA傳輸時(shí)，每傳輸1個(gè)字節(jié)，當(dāng)前字節(jié)計(jì)數(shù)器的值自動(dòng)減1，當(dāng)由0減

到FFFFH時(shí)，產(chǎn)生計(jì)數(shù)結(jié)束信號(hào)EOP*。

7.8237A工作在主模塊時(shí)，DB0~DB7輸出的是地址寄存器中的高八位地址信號(hào)。

8.8237A有單字節(jié)傳輸、塊傳輸、請(qǐng)求傳輸和級(jí)聯(lián)傳輸工作模式。

9.8327A的優(yōu)先級(jí)治理方式有_固定優(yōu)先級(jí)方式_和循環(huán)優(yōu)先級(jí)方式。

10.8237A有_4個(gè)DMA通道，能夠由_5_片8237A構(gòu)成兩級(jí)DMA系統(tǒng)，共16個(gè)DMA

通道。

11.8237A在舉行內(nèi)存到內(nèi)存的傳輸時(shí)，固定使用通道0_和通道1。

12.DMA寫(xiě)操作把數(shù)據(jù)從_I/O接口_傳到_內(nèi)存；DMA讀操作把數(shù)據(jù)從存儲(chǔ)器傳到_I/O

接口。

第9章計(jì)時(shí)器/定時(shí)器

1.8253-5內(nèi)部有三個(gè)結(jié)構(gòu)徹底相同的計(jì)數(shù)器。

2.當(dāng)計(jì)數(shù)/定時(shí)器8253工作在方式0時(shí)，操縱信號(hào)GATE變?yōu)榈碗娖胶?，?duì)計(jì)數(shù)器的影

響是計(jì)數(shù)停止。

3.計(jì)數(shù)/定時(shí)器的門(mén)控信號(hào)是由外部設(shè)備送來(lái)的，作為對(duì)時(shí)鐘的操縱信號(hào)。

4.計(jì)數(shù)/定時(shí)器信號(hào)OUT輸出高電平信號(hào)時(shí)，表明計(jì)數(shù)執(zhí)行單元計(jì)數(shù)值減1，已等于

0。

5.計(jì)數(shù)/定時(shí)器8253內(nèi)部計(jì)數(shù)器的執(zhí)行部件，實(shí)際上是16位減法計(jì)數(shù)器，他的初始值

是由程序提供。

6.要使8253定時(shí)/計(jì)數(shù)器的OUT輸出100HZ的方波，計(jì)數(shù)頻率為100KHZ，則計(jì)數(shù)的

初值應(yīng)為1000。

7.8253在舉行計(jì)數(shù)時(shí)，實(shí)際上是