2011數(shù)字邏輯綜合練習(xí)

'..1.下列電路中屬于數(shù)字電路的是(D)。A.差動放大電路B.集成運(yùn)放電路DA.01010101B.10000101C.10111011D.111010113.表示任意兩位十進(jìn)制數(shù)，需要(B)位二進(jìn)制數(shù)。A.6B.7C.8D.94.n個變量可以構(gòu)成(C)個最大項。A.nB.2nC.2nD.2n-15.下列觸發(fā)器中，沒有約束條件的是(C)。6.組合邏輯電路中的險象是由于(C)引起的。A.電路未達(dá)到最簡B.電路有多個輸出CD門類型不同7.實(shí)現(xiàn)同一功能的Mealy型同步時序電路比Moore型同步時序電路所需要的A.狀態(tài)數(shù)目更多B.狀態(tài)數(shù)目更少CD一定更少9.標(biāo)準(zhǔn)與或式是由(B)構(gòu)成的邏輯表達(dá)式。'..A.與項相或B.最小項相或CD.或項相與10.(B)的輸出端可以直接相連，實(shí)現(xiàn)線與。ATTLB.集電極開路TTL與A.J=K=0B.J=Q,K=QC.J=Q,K=QD.J=Q,K=012.設(shè)計一個五位二進(jìn)制碼的奇偶位發(fā)生器電路(偶校驗(yàn)碼)，需要(C)A.2B.3C.4D.5A.AB.C.0D.114.ABC+AD在四變量卡諾圖中有(D)個小格是“1”。A.13B.12C.6D.515.八路數(shù)據(jù)分配器，其地址輸入(選擇控制)端有(C)個。17.一位十進(jìn)制計數(shù)器至少需要(B)個觸發(fā)器。C．5D．10C和E，則最簡狀態(tài)表中只含(A)個狀態(tài)。.A.2C.1B.3D.4A.4B.8A.00B.11C.01D.1022.GAL器件是指(C)C列邏輯D.現(xiàn)場可編程門陣列1.組合電路是指(B)組合而成的電路。A．觸發(fā)器B．門電路C．計數(shù)器D．寄存器2.EPROM的與陣列(A)，或陣列()。4.雙向數(shù)據(jù)總線可以采用(B)構(gòu)成。A.譯碼器B．三態(tài)門C．與非門D．多路選擇器5.同步時序電路設(shè)計中，狀態(tài)編碼采用相鄰編碼法的目的是(D)。A.減少電路中的觸發(fā)器B.提高電路速度C.提高電路可靠性D.減少電路中的邏輯門6.設(shè)計一個8421碼加1計數(shù)器，至少需要(B)個觸發(fā)器。'.'..A.3B.4C.6D.107.三極管作為開關(guān)時工作區(qū)域是(D)。A飽和區(qū)+放大區(qū)B.擊穿區(qū)+截止區(qū)CD.飽和區(qū)+截止區(qū)8.(A)觸發(fā)器不可以用來構(gòu)成移位寄存器。D9.余三碼對應(yīng)的2421碼為(C)。A.01010101B.10000101C.10111011D.1110101111.要使J-K觸發(fā)器在時鐘作用下的次態(tài)與現(xiàn)態(tài)相反，J和K的取值應(yīng)為A.00B.11DB(C)構(gòu)成的。A.與或門B.或非門CD.D觸發(fā)器14.F(A，B，C)的任意兩個最小項之積=(A)。A.0B.1C.ABCD.ABCC)是觸發(fā)器對CP脈沖進(jìn)行計數(shù)，即觸發(fā)器在逐個CP脈沖的作A.原始狀態(tài)B.翻轉(zhuǎn).C.計數(shù)狀態(tài)D.空翻A.1B.2C.3D.4A.4B.1618.下列物理量中，不屬于數(shù)字量的有(B)。A.開關(guān)狀態(tài)B.溫度C.機(jī)械鐘上的時間D.指示燈狀態(tài)19.表示任意兩位十進(jìn)制數(shù)，需要(B)位二進(jìn)制數(shù)。A.6B.7C.8D.9B(C)構(gòu)成的。A.與或門B.或非門CD.D觸發(fā)器A.ABCB.A+B+C23.欲對全班53個同學(xué)以二進(jìn)制代碼編碼表示，最少需要二進(jìn)制的位數(shù)是(B)。A.5B.6C.10D.5324.或非門構(gòu)成的基本RS觸發(fā)器，輸入端SR的約束條件是(A)。A.SR=0B.SR=1'.'..A.保持原態(tài)B.置0C1D.翻轉(zhuǎn)A.1C.QnB.0是(C)。A.F=A_AB1110028.74LS160十進(jìn)制計數(shù)器它含有的觸發(fā)器的個數(shù)是(C)。B29.主從觸發(fā)器的觸發(fā)方式是(C)。A.CP=1B.CP上升沿C.CP下降沿D.分兩次處理30.以下哪一條不是消除竟?fàn)幟半U的措施(B)。A.接入濾波電路B.利用觸發(fā)器C.加入選通脈沖D.修改邏輯設(shè)計31.下圖中輸出F＝的電路是(D)。A.1B.2C.3D.4A.101101101B.1C.1D.0A.mi=MiB.mi=Mi 1.二進(jìn)制數(shù)對應(yīng)的八進(jìn)制數(shù)為()，十進(jìn)制數(shù)為()。2.全加器是一種實(shí)現(xiàn)兩個一位二進(jìn)制數(shù)以及來自低位的進(jìn)位相加，產(chǎn)生(本位和)及(向高位的進(jìn)位)功能的邏輯電路。3.數(shù)字邏輯電路可分為(組合邏輯電路)和(時序邏輯電路)兩大類。4.邏輯門電路的輸入端個數(shù)稱為它的(扇入)系數(shù)，門電路帶同類門數(shù)量的多少稱為它的(扇出)系數(shù)。5.設(shè)計多輸出組合邏輯電路時，只有充分考慮(輸出電路的共享部分)，才能。7.在數(shù)字邏輯中，變量的取值不表示(數(shù)值大小)，而是指(兩個狀態(tài))。和(修改邏輯設(shè)計)三種。9.時序邏輯電路按其狀態(tài)改變是否受統(tǒng)一時種信號控制，可將其分為(同步時序邏輯電路)和(異步時序邏輯電路)兩種類型。11.邏輯代數(shù)的三條重要規(guī)則是指代入規(guī)則、(對偶規(guī)則)和(繁衍規(guī)則)。連接起來構(gòu)成的。102102 '.'.. 儲。 儲101625.十進(jìn)制數(shù)(0.7875)轉(zhuǎn)換成八進(jìn)制數(shù)是，十六進(jìn)制數(shù)(1C4)10162.雙穩(wěn)態(tài)觸發(fā)器的基本特征是什么?⑴將函數(shù)移植到卡諾圖上.2AB12ROM電路邏輯功能。所示電路4．分析下圖所示電路'.'..③要求采用最少門電路，畫出滿足該波形圖的邏輯電路圖。7．設(shè)計一個“1101”序列檢測器，其典型輸入、輸出序列如下：'..2)畫出Moore型狀態(tài)圖3)請回答構(gòu)造給定電路各需要幾個觸發(fā)器9.用公式和定理化簡輯函數(shù)(1)將函數(shù)移植到卡諾圖上。(2)化簡求出最簡“與-或”