第六存儲(chǔ)器系統(tǒng)

（優(yōu)選）第六存儲(chǔ)器系統(tǒng)當(dāng)前1頁(yè)，總共38頁(yè)。三級(jí)存儲(chǔ)器系統(tǒng)CPUCache主存（內(nèi)存）輔存（外存）Cache（高速緩沖存儲(chǔ)器）：在速度上與CPU完全匹配，成為內(nèi)存的一部分。三級(jí)存儲(chǔ)體系的優(yōu)點(diǎn)：解決了存儲(chǔ)器在速度、容量、價(jià)格上的矛盾。當(dāng)前2頁(yè)，總共38頁(yè)。二、半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體存儲(chǔ)器只讀存儲(chǔ)器

ROM隨機(jī)存取存儲(chǔ)器RAM靜態(tài)RAM（SRAM）動(dòng)態(tài)RAM（DRAM）掩膜式ROM一次性可編程ROM（PROM）紫外線擦除可編程ROM（EPROM）電擦除可編程ROM（EEPROM）閃速存儲(chǔ)器（FLASHMEMORY）雙極型SRAMMOS型SRAM------MOS型當(dāng)前3頁(yè)，總共38頁(yè)。三、存儲(chǔ)器的主要技術(shù)指標(biāo)存儲(chǔ)容量存取速度功耗可靠性和工作壽命當(dāng)前4頁(yè)，總共38頁(yè)。存儲(chǔ)容量每一個(gè)存儲(chǔ)芯片或芯片組能夠存儲(chǔ)的二進(jìn)制位數(shù)或者所包含的字節(jié)總數(shù)。表示方法：p×ipB（計(jì)算機(jī)中）其中p為存儲(chǔ)單元數(shù)，i為每個(gè)單元地址存放的二進(jìn)制位數(shù)。p與地址線數(shù)量有關(guān)，i與數(shù)據(jù)線數(shù)量有關(guān)。＝2k×i（k為地址線根數(shù)）當(dāng)前5頁(yè)，總共38頁(yè)。存取時(shí)間、功耗、電源存取時(shí)間：CPU訪問(wèn)一次存儲(chǔ)器（寫入或讀出）所需的時(shí)間。一般以ns為單位。功耗：每個(gè)存儲(chǔ)單元所耗的功率（uw/單元）每個(gè)芯片的總功率（mw/芯片）可靠性和工作壽命當(dāng)前6頁(yè)，總共38頁(yè)。

§6.2半導(dǎo)體存儲(chǔ)器芯片教學(xué)重點(diǎn)靜態(tài)存儲(chǔ)器SRAM動(dòng)態(tài)存儲(chǔ)器DRAM當(dāng)前7頁(yè)，總共38頁(yè)。一、半導(dǎo)體存儲(chǔ)芯片的結(jié)構(gòu)①存儲(chǔ)體：由多個(gè)存儲(chǔ)單元構(gòu)成，用來(lái)存儲(chǔ)信息。②地址譯碼電路：根據(jù)輸入的地址編碼來(lái)選中芯片內(nèi)某個(gè)特定的存儲(chǔ)單元。③

片選和讀寫控制邏輯：選中存儲(chǔ)芯片，控制讀寫操作。地址寄存器地址譯碼器存儲(chǔ)體AB數(shù)據(jù)寄存器讀寫控制電路DBOEWECS片選端CS有效時(shí)，芯片數(shù)據(jù)線打開，否則數(shù)據(jù)線為三態(tài)。輸出OE：控制讀操作。有效時(shí)，芯片內(nèi)數(shù)據(jù)輸出。寫WE：控制寫操作。有效時(shí)，數(shù)據(jù)進(jìn)入芯片中。當(dāng)前8頁(yè)，總共38頁(yè)。地址譯碼方式譯碼器A5A4A3A2A1A06301存儲(chǔ)單元64個(gè)單元單譯碼行譯碼A2A1A0710列譯碼A3A4A501764個(gè)單元雙譯碼單譯碼結(jié)構(gòu)雙譯碼結(jié)構(gòu)：可簡(jiǎn)化芯片設(shè)計(jì)，是主要采用的譯碼結(jié)構(gòu)當(dāng)前9頁(yè)，總共38頁(yè)。二、

RAM特點(diǎn)靜態(tài)存儲(chǔ)器SRAM

信息存儲(chǔ)在觸發(fā)器中。一般用于Cache。雙極型：速度快、集成度低、功耗大MOS型：速度慢、集成度高、功耗低動(dòng)態(tài)存儲(chǔ)器DRAM

信息存儲(chǔ)在極間電容上。一般用于主存。當(dāng)前10頁(yè)，總共38頁(yè)。靜態(tài)隨機(jī)存儲(chǔ)器SRAM2114芯片1K×4。10根地址線，4根數(shù)據(jù)線，CS′為片選端，WE′為讀寫控制端，1為讀，0為寫6116芯片2K×8。11根地址線，8根數(shù)據(jù)線，CE′為片選端，WE′為寫控制端，OE′為讀控制端當(dāng)前11頁(yè)，總共38頁(yè)。

三、只讀存儲(chǔ)器ROM教學(xué)重點(diǎn)EPROM2732當(dāng)前12頁(yè)，總共38頁(yè)。ROM特點(diǎn)掩膜ROM：信息制作在芯片中，不可更改PROM：允許一次編程，此后不可更改EPROM：用紫外光擦除，擦除后可編程；并允許用戶多次擦除和編程EEPROM（E2PROM）：采用加電方法在線進(jìn)行擦除和編程，也可多次擦寫FlashMemory（閃存）：能夠快速擦寫的EEPROM，但只能按塊（Block）擦除當(dāng)前13頁(yè)，總共38頁(yè)?？刹脸鼸PROM出廠未編程前，每個(gè)基本存儲(chǔ)單元都是信息“1”。編程就是將某些單元寫入信息“0”。頂部開有一個(gè)圓形的石英窗口，用于紫外線透過(guò)擦除原有信息。一般使用專門的編程器（燒寫器）進(jìn)行編程。編程后，應(yīng)該貼上不透光封條。當(dāng)前14頁(yè)，總共38頁(yè)。一．EPROM芯片2732A7A6A5A4A3A2A1A0O0O1O2GNDVccA8A9A11OE/VPPA10CEO7O6O5O4O312345678910111224232221201918171615141312根地址線A11～A08根數(shù)據(jù)線O7～O0片選CE讀控制OE

編程電壓VPP（+12.5或+25V）存儲(chǔ)容量為4K×8當(dāng)前15頁(yè)，總共38頁(yè)。2732的工作方式高阻+5VVPPVIH編程禁止DIN+5VVPPVIL編程高阻+5V×VIH待機(jī)高阻+5VVIHVIL輸出禁止DOUT+5VVILVIL讀輸出VCCOE/VPPCE當(dāng)前16頁(yè)，總共38頁(yè)。2732在產(chǎn)品開發(fā)中的應(yīng)用步驟將匯編源程序匯編為機(jī)器代碼文件用寫入器將機(jī)器代碼的數(shù)據(jù)寫入EPROM芯片將EPROM芯片裝入計(jì)算機(jī)系統(tǒng)運(yùn)行若程序有問(wèn)題，取出芯片用紫外線擦除器清除EPROM芯片數(shù)據(jù)重復(fù)上述過(guò)程，完成程序設(shè)計(jì)功能當(dāng)前17頁(yè)，總共38頁(yè)。§6.4存儲(chǔ)器與CPU的連接一、連接時(shí)注意的問(wèn)題設(shè)計(jì)存儲(chǔ)器系統(tǒng)時(shí)，先確定主存容量的大小、存儲(chǔ)器芯片的容量和類型等。在分配地址時(shí)，要將RAM、ROM分區(qū)域安排。當(dāng)前18頁(yè)，總共38頁(yè)。二、地址譯碼方式數(shù)據(jù)線的連接控制線的連接地址線的連接根據(jù)所分配的地址，使CPU能完成對(duì)存儲(chǔ)器的片選和字選。片選：對(duì)存儲(chǔ)器芯片的選擇字選：在選中的芯片內(nèi)再選擇某一存儲(chǔ)單元。由芯片內(nèi)部的譯碼器完成。用戶設(shè)計(jì)當(dāng)前19頁(yè)，總共38頁(yè)。CPU的低位地址線接芯片的片內(nèi)地址線；

CPU的高位地址線接芯片的片選端。特點(diǎn)：連接簡(jiǎn)單，不需另外的硬件電路，但會(huì)造成地址的不連續(xù)和重疊。1．線選法當(dāng)前20頁(yè)，總共38頁(yè)。線選法舉例D0~D7A0~A9CPUA11A12A10D0~D7A0~A91KBRAMCED0~D7A0~A91KBRAMCED0~D7A0~A91KBRAMCE①②③1111111111011×××0000000000011×××A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15

RAM①的地址為：1800H~1BFFHRAM①：1800H~1BFFH1111111111101×××0000000000101×××A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15

RAM②的地址為：1400H~17FFH1111111111110×××0000000000110×××A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15

RAM③的地址為：0C00H~0FFFHRAM②：1400H~17FFHRAM③：0C00H~0FFFH地址不連續(xù)；重疊地址為23=8個(gè)。由于A15~A13未用，則A15A14A13為000~111時(shí)，均可選中某單元。當(dāng)前21頁(yè)，總共38頁(yè)。2．全譯碼法采用譯碼電路，且CPU的高位地址線全部參加譯碼。11111111110000010000000000000001A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15ROM：8000H~83FFH11111111111000010000000000100001A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15RAM：8400H~87FFH地址連續(xù)；每個(gè)存儲(chǔ)單元只有唯一的地址。D0~D7A0~A9CPUD0~D7A0~A91KBRAMCED0~D7A0~A91KBROMCE譯碼器A15A13A12A10A11A14當(dāng)前22頁(yè)，總共38頁(yè)。3．部分譯碼法采用譯碼電路，但僅有CPU的部分高位地址線參加譯碼。D0~D7A0~A9CPUA11D0~D7A0~A91KBRAMCED0~D7A0~A91KBROMCE譯碼器1111111111×0××××0000000000×0××××A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15ROM：0000H~03FFH1111111111×1××××0000000000×1××××A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15RAM：0800H~0BFFH地址不連續(xù)；重疊地址為25=32個(gè)。由于A15~A12、A10未用，則它們?yōu)?0000~11111時(shí)，均可選中某單元。當(dāng)前23頁(yè)，總共38頁(yè)。三、存儲(chǔ)器連接舉例

例１．SRAM6264的連接全譯碼：1E000H~1FFFFH部分譯碼：F4000H~F5FFFH等當(dāng)前24頁(yè)，總共38頁(yè)。

例2．SRAM6264的連接設(shè)計(jì)遇0用或（非）門；遇1用與（非）門問(wèn)題1：若要6264的地址范圍是FE000H~FFFFFH，該用什么門電路實(shí)現(xiàn)？問(wèn)題2：還是1E000H~1FFFFH地址范圍，還可以用其它什么門電路實(shí)現(xiàn)？當(dāng)前25頁(yè)，總共38頁(yè)。MREQA14A15A13A12A11A10~A0D0~D7RDWR74LS138G2BG1G2ABACY7Y0Y41#2#3#4#5#61166116611661166116CEA10~A0OEWE擴(kuò)展用D0~D7Z80CPU例3．SRAM6116的連接SRAM6116：0000F~07FFH；0800H~0FFFH；1000~17FFH；1800F~1FFFH；2000~27FFHMREQ為M/IO選擇線問(wèn)題1：若6116改為3片且地址范圍是0800~0FFFH、3000~37FFH、3800~3FFFH，該如何修改設(shè)計(jì)？問(wèn)題2：若采用8088CPU且A19~A16要求為全0，該如何修改設(shè)計(jì)？當(dāng)前26頁(yè)，總共38頁(yè)。MREQA15A14A13A12A11~A0D0~D7RDWRZ80CPU2#6116CEOEWED0~D7A10~A0VCC擴(kuò)展用74LS138G2BG1G2ABACY7Y0Y2Y1+A11+1#6116CEOEWEA10~A0D0~D71#2732CEOEA11~A0D0~D72#2732CEOEA11~A0D0~D7EPROM2732：0000H~0FFFH；1000H~1FFFHSRAM6116：2000H~27FFH；2800~2FFFH

例4．綜合舉例當(dāng)前27頁(yè)，總共38頁(yè)。存儲(chǔ)器連接的設(shè)計(jì)方法總結(jié)數(shù)據(jù)線：對(duì)應(yīng)相連（8位CPU）控制線：對(duì)應(yīng)相連（RD、WR）SRAM要接讀寫線；EPROM只接讀控制線地址線：根據(jù)題意，列出所有芯片的地址分配表；CPU的低位地址線接芯片的片內(nèi)地址線；分析表中的高位地址，若是一塊芯片：遇0則用或（非）門；遇1則用與（非）門多塊芯片：采用譯碼器譯碼法當(dāng)前28頁(yè)，總共38頁(yè)。靜態(tài)RAM6116（2K×8）+5V。。A12A13A14A12A13A14A19A15….….A0M/IOOOD0~D7D8~D15A1

A11…...RDWRA0

A10……..OEWECSCSY0Y0ABCG2AG2BG1G1G2BG2AABCM/IOBHE74LS13874LS138

61166116CPU8086最小工作摸式當(dāng)前29頁(yè)，總共38頁(yè)。若CPU改用8088CPU,SRAM還用6116

地址:Y0接的芯片是00000H~007FFHY1接的芯片是00800H~00FFFH最大工作方式時(shí):M/IO不要,G2A可接地,RD改為MEMRWR改為MEMWOO….OOOOCBAG1G2BG2AOOM/IOA19A14A13A12A11A0A10RDWRA0A10OEWECSCSY1Y0D0~D7D0~D7D0~D7….+5V74L.當(dāng)前30頁(yè)，總共38頁(yè)。圖4-17用1024×1位的芯片組成1KRAM的方框圖

A0

︰

︰

A9

D0

︰

︰

︰

D7

8

I/O

7

I/O

6

I/O

5

I/O

4

I/O

3

I/O

2

I/O

1

1024×1

I/O

地址線

數(shù)據(jù)線

位擴(kuò)展當(dāng)前31頁(yè)，總共38頁(yè)。圖4-18用256×4位的芯片組成1KRAM的方框圖A8A9A0︰︰A7D0︰︰︰D7地址線數(shù)據(jù)線A0CE4

I/OA0CE3256×4A7I/OA0CE6

I/OA0CE5256×4A7I/OA0CE8

I/OA0CE7256×4A7I/OA0CE2

I/OA0CE1256×4A7I/O譯碼器字位全擴(kuò)展當(dāng)前32頁(yè)，總共38頁(yè)。圖4-19用2114芯片組成4KRAM線選控制譯碼結(jié)構(gòu)圖

A9～A0

D7～D0

A9～A0

CS

OE2114

WE

D3～D0

A9～A0

D7～D0

A9～A0

CS

OE2114

WE

D3～D0

A9～A0

D7～D0

A9～A0

CS

OE2114

WE

D3～D0

A9～A0

D7～D0

A9～A0

CS

OE2114

WE

D3～D0

A13

A12

A11

A10

A9～A0

D7～D0

WE

RD

線選法當(dāng)前33頁(yè)，總共38頁(yè)。表4-4線選方式地址分布A15A14A13A12A11A10地址分布001110第一組：3800H~3BFFH001101第二組：3400H~07FFH001011第三組：2C00H~2FFFH000111第四組：1C00H~1FFFH當(dāng)前34頁(yè)，總共38頁(yè)。圖4-20用2114芯片組成4KRAM局部譯碼結(jié)構(gòu)圖

A9～A0

D7～D0

A9～A0

CS

2114

WE

D3～D0

譯碼器

A9～A0

D7～D0

A9～A0

CS

2