基于MATLAB的分段式電流舵DAC建模與仿真畢業(yè)論文

PAGEii目錄PAGEi目錄基于MATLAB的分段式電流舵DAC建模與仿真畢業(yè)論文目錄目錄 i第一章緒論 11.1課題的研究背景及意義 11.2國內(nèi)外研究現(xiàn)狀及發(fā)展趨勢 21.3本文的內(nèi)容及結(jié)構(gòu) 4第二章分段式電流舵DAC的基本原理 52.1電流舵型D/A轉(zhuǎn)換器結(jié)構(gòu) 52.2電流舵D/A轉(zhuǎn)換器的非理想因素 82.3電流舵D/A轉(zhuǎn)換器的性能參數(shù) 13第三章SIMULINK仿真分段式電流舵DAC 223.1SIMULINK簡介 223.2用SIMULINK仿真分段式電流舵DAC理想模型 233.3用SIMULINK仿真分段式電流舵DAC非理想模型 39第四章結(jié)論 53致謝 54參考文獻(xiàn) 55PAGE18基于MATLAB的分段式電流舵DAC建模與仿真PAGE3第一章緒論第一章緒論1.1課題的研究背景及意義現(xiàn)代通信技術(shù)、網(wǎng)絡(luò)技術(shù)及電子技術(shù)的發(fā)展給人們的生活帶來了日新月異的變化，使我們的生活和生產(chǎn)快步走進(jìn)信息時代。當(dāng)前信息產(chǎn)品的控制和信號處理系統(tǒng)多為數(shù)字電路，其核心為數(shù)字信號處理器（DSP）、微控制器（MCU）及微處理器（MPU）等CPU，實(shí)現(xiàn)方式為軟件固化的方式，但是實(shí)際生活中的信號多為模擬信號，而電子設(shè)備之間的通信也為模擬信號，因此研究模擬信號和數(shù)字信號之間的轉(zhuǎn)換具有重要意義。圖1.1為當(dāng)前典型的電子系統(tǒng)示意圖。對于實(shí)際的電子系統(tǒng)，傳感器提供和接收器接收的信號的幅度往往很小，噪聲很大，且容易受干擾，甚至無法分辨出有用信號。因此，在信號加工之前，需要對信號進(jìn)行預(yù)處理，。在對信號進(jìn)行預(yù)處理時，要根據(jù)實(shí)際情況對信號進(jìn)行隔離，濾波，阻抗變換，放大等操作。當(dāng)信號足夠大時，再進(jìn)行信號的運(yùn)算、轉(zhuǎn)換、比較等不同的加工。最后再對信號進(jìn)行功率放大以驅(qū)動負(fù)載。然而在對信號進(jìn)行運(yùn)算、轉(zhuǎn)換和比較時往往是先經(jīng)過A/D轉(zhuǎn)換器將模擬信號轉(zhuǎn)換成數(shù)字信號后進(jìn)行的，轉(zhuǎn)換出的數(shù)字信號再由計(jì)算機(jī)或其他數(shù)字處理系統(tǒng)進(jìn)行處理，經(jīng)處理后，再經(jīng)過D/A轉(zhuǎn)換電路將信號轉(zhuǎn)換成模擬信號以驅(qū)動負(fù)載。圖1.1模擬電子系統(tǒng)的示意圖對模擬信號進(jìn)行處理的電路稱為模擬電路，對數(shù)字信號進(jìn)行處理的電路稱為數(shù)字電路，因此圖1.1所示的系統(tǒng)為模擬-數(shù)字混合系統(tǒng)，其中Ａ／Ｄ（Analog-to-Digital）和D/A(Digital-to-Analog)模塊為模擬和數(shù)字電路的接口電路，其中分段式電流舵D/A(Digital-to-Analog)轉(zhuǎn)換器的建模為本文的研究主題?，F(xiàn)代的數(shù)字信號處理系統(tǒng)需要高速高分辨率的DAC模塊。分段式電流舵結(jié)構(gòu)是最佳選擇之一，因?yàn)楹凸δ芟嗤钠渌Y(jié)構(gòu)相比它表現(xiàn)出更好的性能[1]。因?yàn)檫@種轉(zhuǎn)換器復(fù)雜的混合信號特性，我們需要大量的模塊來充分描述這一系統(tǒng)的運(yùn)行。出于這一原因，我們需要創(chuàng)造一個精確的能對系統(tǒng)性能有一個完整的展現(xiàn)的模型。在近來的論文中DAC的MATLAB/SIMULINK模型已經(jīng)有討論[2].在一些已經(jīng)開發(fā)出來的的模型中行為模型和部分的性能也已有一些研究[3]。對于DAC的優(yōu)化設(shè)計(jì)過程，對非理想的行為模型的研究和行為級的靜態(tài)和動態(tài)性能的仿真都對系統(tǒng)級到電路級設(shè)計(jì)具有很好的指導(dǎo)意義。1.2國內(nèi)外研究現(xiàn)狀及發(fā)展趨勢在過去幾十年里，隨著通信技術(shù)、多媒體技術(shù)和數(shù)字化設(shè)備的日新月異的發(fā)展，數(shù)字技術(shù)的廣泛應(yīng)用促使了數(shù)模轉(zhuǎn)換器DAC的快速發(fā)展，推動DAC的設(shè)計(jì)和制造的長足發(fā)展，出許多新結(jié)構(gòu)、新工藝以及各種特殊用途的高速低功耗的DAC不斷問世。首先是DAC的制造工藝技術(shù)的發(fā)展。它幾乎涉及雙極、CMOS,BiCMOS,SOI,Site,GaAs等所有半導(dǎo)體技術(shù)。其中雙極、CMOS,BiCMOS這三種工藝是主流工藝技術(shù)。CMOSD/A轉(zhuǎn)換器在面積，低壓低功耗和高集成度方面占據(jù)優(yōu)勢，而BiCMOSD/A轉(zhuǎn)換器具有較高的速度和優(yōu)良的AC和DC性能。高速高位的D/A產(chǎn)品通常采用特殊工藝，近幾年由于CMOS工藝和D/A設(shè)計(jì)技術(shù)的發(fā)展以及系統(tǒng)集成技術(shù)的需求，D/A轉(zhuǎn)換器的CMOS化，IP化成為主流趨勢。不過有時為了某些特殊的性能，也選擇BiCMOS或Bipolar工藝。當(dāng)前在美國和歐洲的一些大學(xué)和實(shí)驗(yàn)室里有大量的工作人員從事于各種DAC結(jié)構(gòu)的基礎(chǔ)研發(fā)工作，其中很多工作頗具代表性。美國伊利諾斯大學(xué)的Alex.R.Bugej等人研制出14Bit,100MSPS的自修正(Self-Trimming)CMOSDAC，雖然其靜態(tài)特性受到電流源中元件參數(shù)匹配的限制。但所采用的FloatingMSB電流源和跟蹤/衰減輸出級電路，在確保良好靜態(tài)線性度的同時得到高的動態(tài)線性度，并提高了輸出驅(qū)動電流。在這個設(shè)計(jì)中，采用的是電流定標(biāo)DAC結(jié)構(gòu)。對于電流定標(biāo)的DAC，由于輸出電流可以直接驅(qū)動一個電阻負(fù)載，而不需要電壓緩沖器，因此，這種定標(biāo)方式DAC的高速線性度很好。這樣，對工藝提出更高的要求。為獲得更好的靜態(tài)線性度，諸如修調(diào)、校準(zhǔn)、動態(tài)單元匹配DEM(DynamicElementMatching)等技術(shù)，都應(yīng)用到了電流定標(biāo)的DAC中，其器件和版圖也都有創(chuàng)新的設(shè)計(jì)。比利時Leuven大學(xué)的GeertA.M.VanderPlas等人提出的一種四象跟隨機(jī)流向開關(guān)的新型電流控制結(jié)構(gòu)，實(shí)現(xiàn)轉(zhuǎn)換器梯度誤差、系統(tǒng)誤差因子比傳統(tǒng)結(jié)構(gòu)改善約50倍，且無須專門校準(zhǔn)即可獲得良好的靜態(tài)線性度。這個設(shè)計(jì)采用了分段式電流舵結(jié)構(gòu)。高8位通過溫度碼編碼器編碼后，形成溫度計(jì)碼，用來控制位電流源的輸出。剩下的6位，控制二進(jìn)制加權(quán)電流源，以形成最小6位。該電路最具特色的地方是采用了四象跟隨機(jī)流向開關(guān)技術(shù)[3][4]。目前，由于通訊器材，音頻，視頻等消費(fèi)電子產(chǎn)品市場和工業(yè)控制等領(lǐng)域?qū)Ω咝阅軘?shù)模轉(zhuǎn)換器需求，許多國際知名公司如ADI、TI、MAXIM等都致力于新一代D/A轉(zhuǎn)換器的開發(fā)。MAXIM公司生產(chǎn)的MAX555，12位300M的D/A轉(zhuǎn)換器;AD公司的DA9748是8位165MHZ的DA轉(zhuǎn)換器;富士通的MB86061為12位400MHZ的D/A轉(zhuǎn)換器。表1.1提供了一些主要廠商目前典型DAC產(chǎn)品。表1.1目前典型商用DAC產(chǎn)品[3]型號結(jié)構(gòu)位數(shù)電源/電源（V）工藝采樣頻率（MHZ）功耗（mw）DAC904電流舵145/3CMOS165170DAC902電流舵125/3CMOS165170ISL5861電流舵123.3CMOS130103THS5661電流舵125/3CMOS125175DAC2904電流舵145/3.3CMOS125310DAC2902電流舵125/3.3CMOS125310DAC5675A電流舵143.3CMOS400660DAC5686電流舵143.3/1.8CMOS500400通過對國外一些集成電路制造公司的技術(shù)資料和產(chǎn)品手冊，不難看出，DAC的主要發(fā)展趨勢是向高分辨率、高轉(zhuǎn)換速率、低功耗、低電源電壓、單片化、CMOS方向發(fā)展。國內(nèi)由于在DAC領(lǐng)域發(fā)展起步比較晚，所以與國外還存在一定差距，目前已經(jīng)研制出8、10、12、14、16位的DAC產(chǎn)品或樣品[4][5]。與國外同類型產(chǎn)品性能相比我國的DAC產(chǎn)品還存在較大差距，因此，加強(qiáng)DAC領(lǐng)域的研究具有重大意義。1.3本文的內(nèi)容及結(jié)構(gòu)本文將以分段式電流舵作為研究對象，在MATLAB中SIMULINK下分別建立4+8和6+6的12位分段式電流舵的理想和非理想模型并對他們的執(zhí)行結(jié)果進(jìn)行分析和比較。本文主體部分分為四章：第一章為緒論。第二章首先將對電流舵型DAC的各種基本結(jié)構(gòu)和原理作介紹。然后介紹有限輸出阻抗，電流源失配等非理想因素對DAC性能的影響。最后介紹DAC的主要性能參數(shù)，包括量化噪聲、INL、DNL、SNR、SNDR、THD、ENOB、SFDR等參數(shù)。第三章首先對仿真工具SIMULINK作簡單介紹。然后介紹在SIMULINK下4+8和6+6的12位分段式電流舵的理想模型的搭建方法及仿真結(jié)果的分析和比較。最后介紹非理想模型的的搭建及仿真結(jié)果分析和比較。第四章結(jié)論。PAGE17第二章分段式電流舵DAC的基本原理第二章分段式電流舵DAC的基本原理2.1電流舵型D/A轉(zhuǎn)換器結(jié)構(gòu)D/A轉(zhuǎn)換器的功能就是將輸入的數(shù)字信號轉(zhuǎn)換成模擬量輸出，通常這種轉(zhuǎn)換是線性的。電流舵型D/A轉(zhuǎn)換器是目前高速D/A轉(zhuǎn)換器的理想結(jié)構(gòu)之一，本章將以分段式電流舵型D/A轉(zhuǎn)換器為重點(diǎn)介紹其結(jié)構(gòu)。根據(jù)數(shù)字輸入信號的編碼方式的不同，我們通常把高速CMOS電流舵D/A轉(zhuǎn)換器分為：二進(jìn)制權(quán)重，溫度計(jì)碼，直接編碼，線性編碼，混合編碼（hybrid）和算法編碼等結(jié)構(gòu)。1.二進(jìn)制權(quán)重D/A轉(zhuǎn)換器二進(jìn)制權(quán)重D/A轉(zhuǎn)換器是通過一系列的開關(guān)控制二進(jìn)制權(quán)重單元（包括電流源、電阻或電容）來實(shí)現(xiàn)數(shù)/模轉(zhuǎn)換的。在周期nT內(nèi)，轉(zhuǎn)換器的輸出信號可以寫為（2.1）其中為失調(diào)幅值，為單位權(quán)重，為輸入的數(shù)字碼的第n位。T為D/A轉(zhuǎn)換器的時鐘周期，圖2.1為二進(jìn)制權(quán)重D/A轉(zhuǎn)換器的結(jié)構(gòu)示意圖。這一結(jié)構(gòu)的缺點(diǎn)之一就是對于較多的數(shù)字信號輸入位，最高位MSB()和最低位LSB()的權(quán)重相差比較大，這樣轉(zhuǎn)換器就對權(quán)重之間的不匹配比較敏感，輸出glitch比較大，如果單位權(quán)重的匹配誤差很大，則D/A轉(zhuǎn)換器的單調(diào)性難以保證。二進(jìn)制權(quán)重D/A轉(zhuǎn)換器的優(yōu)點(diǎn)是開關(guān)數(shù)目少，數(shù)字編碼電路的規(guī)模小。圖2.1二進(jìn)制權(quán)重DA轉(zhuǎn)換器結(jié)構(gòu)2.溫度計(jì)編碼D/A轉(zhuǎn)換器結(jié)構(gòu)溫度計(jì)編碼D/A轉(zhuǎn)換器由一系列的相等權(quán)重的單元構(gòu)成。輸入是由二進(jìn)制轉(zhuǎn)換得到的溫度計(jì)碼，表2.2為3位二進(jìn)制碼到溫度計(jì)碼的對應(yīng)關(guān)系。N位的二進(jìn)制碼對應(yīng)M=位的溫度計(jì)碼。對于溫度計(jì)編碼D/A轉(zhuǎn)換器nT時刻的模擬量輸出值為（2.2）其中各位的權(quán)值相等，為，是溫度計(jì)碼的第i位數(shù)。溫度計(jì)編碼D/A轉(zhuǎn)換器的結(jié)構(gòu)如圖2.2所示。由于各位的權(quán)重相等，溫度計(jì)碼D/A轉(zhuǎn)換器各位的權(quán)值的匹配比二進(jìn)制權(quán)重D/A轉(zhuǎn)換器要簡單。表2.2十進(jìn)制，二進(jìn)制，溫度計(jì)碼對應(yīng)關(guān)系十進(jìn)制二進(jìn)制溫度計(jì)碼0000000000010010000001201000000113011000011141000001111510100111116110011111171111111111圖2.2溫度計(jì)碼D/A轉(zhuǎn)換器結(jié)構(gòu)溫度計(jì)碼D/A轉(zhuǎn)換器適合低分辨率（N8）的電流舵D/A轉(zhuǎn)換器，否則數(shù)字電路的規(guī)模會比較大。高分辨率D/A轉(zhuǎn)換器使用溫度計(jì)編碼會使連線和版圖變得復(fù)雜，因?yàn)檩^多位的二進(jìn)制碼轉(zhuǎn)換成溫度計(jì)碼會使數(shù)字電路的規(guī)模大大增加。3.直接編碼D/A轉(zhuǎn)換器結(jié)構(gòu)直接編碼D/A轉(zhuǎn)換器結(jié)構(gòu)和溫度計(jì)編碼D/A轉(zhuǎn)換器結(jié)構(gòu)相似，如圖2.3所示。圖2.3直接編碼D/A轉(zhuǎn)換器結(jié)構(gòu)在這一結(jié)構(gòu)中，各單元的權(quán)重線性增加，對于N位的轉(zhuǎn)換器需要個單元。輸出值為（2.3）其中為直接編碼的第i位數(shù)。編碼器將二進(jìn)制輸入碼轉(zhuǎn)換成一位有效碼，即只有一位輸出為1，而其他輸出為0。直接編碼會使電路規(guī)模比較大，布局比較復(fù)雜。4.混合編碼D/A轉(zhuǎn)換器結(jié)構(gòu)正如之前我們闡述的，各種結(jié)構(gòu)類型的D/A轉(zhuǎn)換器都有各自的優(yōu)缺點(diǎn)，于是我們不難想到將不同類型的結(jié)構(gòu)結(jié)合起來得到具有較好性能的D/A轉(zhuǎn)換器。如圖2.4所示為混合編碼D/A轉(zhuǎn)換器結(jié)構(gòu)示意圖。圖2.4混合D/A轉(zhuǎn)換器結(jié)構(gòu)示意圖圖中的每個子DAC可以是不同類型的D/A轉(zhuǎn)換器結(jié)構(gòu)?？偟姆直媛实扔诿恳粋€子DAC的分辨率的和，即N=。目前廣泛應(yīng)用的混合D/A轉(zhuǎn)換器結(jié)構(gòu)為分段式電流舵結(jié)構(gòu)，如圖2.5所示。在這一結(jié)構(gòu)中，權(quán)值較高的M位采用溫度計(jì)編碼，權(quán)值較低的N-M位為二進(jìn)制加權(quán)。這里需要一個將二進(jìn)制轉(zhuǎn)換為溫度計(jì)碼的譯碼器將M位的二進(jìn)制碼轉(zhuǎn)換為位的溫度計(jì)碼，當(dāng)增大M的值時，電路所需要的開關(guān)和互聯(lián)將成指數(shù)增加。然而，其優(yōu)點(diǎn)是和二進(jìn)制加權(quán)D/A轉(zhuǎn)換器相比，器件的匹配和線性度得到了較大的提高。其中一個關(guān)鍵的問題是M取何值最合理，通常M的取值為4-8，這要取決于總的位數(shù)N。分段式電流舵結(jié)構(gòu)在當(dāng)前高速高分辨率DAC中應(yīng)用廣泛，在第3章將在SIMULINK環(huán)境下分別搭建4+8和6+6的分段式電流舵的理想和非理想模型。2.2電流舵D/A轉(zhuǎn)換器的非理想因素電流舵D/A轉(zhuǎn)換器的理想模型結(jié)構(gòu)如圖2.5所示[5]，為了改善不同權(quán)重之間的匹配性，對于轉(zhuǎn)換器的第i位，我們用個單位電流源并聯(lián)實(shí)現(xiàn)，而不是用比最低位的晶體管寬倍的晶體管。圖2.5a)N-位二進(jìn)制加權(quán)電流舵DACb)輸出端接50負(fù)載圖2.5中的開關(guān)由輸入的數(shù)字信號k控制（2.4）其中是最高位（MSB）而是最低位（LSB）。K的最小值是0，最大值是。第i位的電流值由下式給出（2.5）DAC的總的輸出電流由為（2.6）其中T是采樣周期，輸出值在周期T內(nèi)保持不變。然而，對于非理想的電流舵DAC，限制性能的非理想因素還包括以下方面：1.電流源失配圖2.6考慮到失配誤差的電流源模型一個電流源的失配誤差模型，如圖2.6所示，可以用一個與標(biāo)稱電流源并聯(lián)的電流源來代表。所有的誤差源都可以加在一起并可以用一個連接到DA轉(zhuǎn)換器輸出端的誤差電流源來代表。理想的輸出電流信號由（2.5）式給出。假設(shè)電流源有誤差。失真的輸出電流傳送到負(fù)載，可以寫成額定輸出電流和誤差電流的和=+（2.7）其中k是由（2.4）式給出的數(shù)字碼。假設(shè)第i位電流源有誤差電流，那么總的輸出電流為=+（2.8）其中=（2.9）其中是第i位電流的相對誤差。在靜態(tài)情況下，對于不同的輸入k，我們假設(shè)=?？偟妮敵鲭娏骺梢詫憺?+（2.10）實(shí)際上，晶體管的偏差是由于制造工藝的偏差引起的，包括梯度誤差和隨機(jī)誤差[6][7][8]。氧化層厚度的線性變化以及電源線的電壓降產(chǎn)生了梯度匹配誤差，梯度誤差可以通過版圖的合理布局大大降低[9]。對于一個特定的DAC某個電流源的匹配誤差是固定的，但是對大量芯片的統(tǒng)計(jì)結(jié)果表明匹配誤差的大小呈現(xiàn)正態(tài)分布。用表示輸入信號k的平均值，（2.11）首先，我們假設(shè)不同電流源的匹配誤差是無關(guān)的。這是一個粗略的近似，實(shí)際上，相鄰的晶體管的誤差會有比較大的相關(guān)性。對于單位電流源，，使相對誤差（2.12）它的平均值和標(biāo)準(zhǔn)差分別為（2.13）（2.14）對于第i位的輸出電流，期望值為=（2.15）方差為（2.16）由以上兩式可得第i位的匹配誤差的平均值和標(biāo)準(zhǔn)差分別為（2.17）2.輸出阻抗有限大轉(zhuǎn)換器中互聯(lián)和開關(guān)的輸出阻抗與寄生阻抗將很大程度上決定其性能。任何非理想的電流源都有一個有限的輸出阻抗并且可以用圖2.7的模型表示。當(dāng)不同的電流源切換到輸出端，總的輸出阻抗就改變了。當(dāng)只考慮靜態(tài)的值，流過負(fù)載的電流是（2.18）其中是由（2.5）式給出的DA轉(zhuǎn)換器的額定輸出電流，G=1/R是輸出電導(dǎo)，R是與信號無關(guān)的負(fù)載電阻，V是電源電壓。在最初的討論中，我們忽略了。圖2.7具有非零輸出電導(dǎo)的電流源模型影響動態(tài)特性的電抗部分從（2.18）式中我們看到，如果DA轉(zhuǎn)換器的輸出電導(dǎo)是恒定不變的，只有增益有所減少并且輸出信號中存在一個附加的誤差電流，不會使DA轉(zhuǎn)換器的線性降低。如果輸出電導(dǎo)與輸入信號有關(guān)，將會導(dǎo)致增益與信號有關(guān)，也就是失真。應(yīng)用（2.18）式并假設(shè)DA轉(zhuǎn)換器的輸出電導(dǎo)G與信號有關(guān)，則傳送到負(fù)載的電流可表示為（2.19）其中k表示DA轉(zhuǎn)換器的數(shù)字輸入信號，由（2.4）式給出，R是負(fù)載電阻。輸出電導(dǎo)G（k）由圖2.5所示的DA轉(zhuǎn)換器結(jié)構(gòu)決定，并且與當(dāng)前切換到輸出端的并聯(lián)的單元電流源數(shù)目有關(guān)（由數(shù)字輸入決定）。假定一單元電流源對應(yīng)的輸出電導(dǎo)為G=1/R,對應(yīng)第i位，相應(yīng)的電導(dǎo)為G。轉(zhuǎn)換器總的輸出電導(dǎo)由下式給出G（k）=G·+G·2+…+G··=G·k（2.20）其中k的值由（2.4）式給出。我們將把單位輸出電導(dǎo)和負(fù)載電阻的乘積稱為電導(dǎo)率，并表示為G·R（2.21）我們也使用R（2.22）聯(lián)立（2.6）（2.19）（2.20）式，負(fù)載電流可以寫為I（2.23）有限的輸出阻抗產(chǎn)生的誤差電流是由（2.6）式給出的電流與（2.23）式給出的流過負(fù)載的電流的差，也就是（2.24）2.3電流舵D/A轉(zhuǎn)換器的性能參數(shù)在評估D/A轉(zhuǎn)換器的性能時，需要從分辨率、采樣速率、非線性誤差、信噪比、無雜波動態(tài)范圍、功耗和芯片面積等多方面綜合考慮，其中分辨率、采樣速率、信噪比、無雜波動態(tài)范圍是最主要的指標(biāo)。通常情況下，通過靜態(tài)特性參數(shù)、動態(tài)特性參數(shù)及頻域特性參數(shù)來綜合評估數(shù)據(jù)轉(zhuǎn)換器的性能，并進(jìn)行性能優(yōu)化。本節(jié)將系統(tǒng)介紹靜態(tài)參數(shù)和動態(tài)參數(shù)和頻域特性參數(shù)。2.3.11.分辨率（resolution）分辨率即輸入數(shù)字發(fā)生單位數(shù)碼變化時，所對應(yīng)輸出模擬量(電壓或電流)的變化量。可見，N位分辨率意味著轉(zhuǎn)換器能區(qū)分個截然不同的模擬級。分辨率不是轉(zhuǎn)換器準(zhǔn)確性的必要特征，通常指數(shù)字碼輸入的位數(shù)。2.量化噪聲（quantizationerror）D/A轉(zhuǎn)換器實(shí)際輸出值與其相應(yīng)的理想輸出值之間的差值就是D/A轉(zhuǎn)換器的量化噪聲。為了便于解釋，我們將低分辨率的D/A轉(zhuǎn)換器的輸出值視為離散值。假設(shè)輸入數(shù)字信由最小值遞增變化到最大值，如圖2.8所示，每個數(shù)字信號間隔實(shí)際的輸出信號，是一個階梯函數(shù)，而理想的輸出信號，是一個斜坡函數(shù)。于是量化誤差的功率為（2.25）其中為量化誤差，在時間間隔，量化誤差為=（2.26）誤差功率可以計(jì)算為（2.27）圖2.8D/A轉(zhuǎn)換器的傳輸函數(shù)3.微分非線性(DNL)和積分非線性(INL)誤差在實(shí)際的DA轉(zhuǎn)換器中，由于非理想的電路元件，其傳輸函數(shù)上的理想值與實(shí)際值會發(fā)生偏移，如圖2.9所示。圖2.9考慮DNL和INL的傳輸函數(shù)為了便于區(qū)分實(shí)際值和理想值，所有的實(shí)際值加～標(biāo)示，即對應(yīng)理想的模擬輸出值而表示實(shí)際值。如果將理想的D/A轉(zhuǎn)換器相鄰兩輸出值之差定義為理想步長，則實(shí)際步長和理想步長的差值即為微分非線性誤差（DNL）。即（2.28）我們通常又把它化為相對誤差的形式（2.29）D/A轉(zhuǎn)換器的實(shí)際輸出信號與理想信號的差值為積分非線性誤差（INL）?？梢员硎緸椋?.30）微分非線性(DNL)和積分非線性(INL)誤差之間有關(guān)系式=（2.31）非線性誤差通常是由低頻輸入信號測量得到，這樣可以將高頻信號的動態(tài)誤差排除在外。微分非線性(DNL)和積分非線性(INL)誤差通常用來描述D/A轉(zhuǎn)換器的靜態(tài)特性。4.失調(diào)誤差（offseterror）令的總平方和對的偏導(dǎo)等于0，就可以得到D/A轉(zhuǎn)換器的失調(diào)誤差，即（2.32）（2.33）所以=(2.34)我們不難看出D/A轉(zhuǎn)換器的失調(diào)電壓即為所有的誤差的平均值。5.增益誤差（gainerror）圖2.10D/A轉(zhuǎn)換器的增益誤差a)線性增益誤差b)非線性增益誤差如圖2.10所示，D/A轉(zhuǎn)換器的增益分為線性增益和非線性增益兩種。與理想的直線相比，實(shí)際的輸出存在線性誤差（如圖a）和非線性誤差（如圖b）。實(shí)際的D/A轉(zhuǎn)換器的輸出信號包括線性增益誤差和失調(diào)誤差，可以表達(dá)為（2.35）其中A為增益誤差而實(shí)際的輸出非線性增益為（2.36）6.單調(diào)性(monotonicity)如果DAC的輸出信號隨輸入的數(shù)字信號增加而增加，則轉(zhuǎn)換器具有單調(diào)性，非單調(diào)DAC的例子如圖2.11所示。當(dāng)對于所有的輸入數(shù)字信號滿足以下兩式時，（2.37）（2.38）就可以保證單調(diào)性。但必須指出的是具有單調(diào)性的DAC不一定滿足以上兩式，有一些DAC在結(jié)構(gòu)設(shè)計(jì)上使其滿足單調(diào)性，如溫度計(jì)編碼的DAC。圖2.11非單調(diào)行為DAC的傳輸特性2.3.2在D/A轉(zhuǎn)換器中，除了由器件的失配產(chǎn)生的誤差外，在輸入信號變化較快時還存在其他的誤差來源。這些誤差通常與輸入信號的幅度和頻率有關(guān)并隨輸入信號的幅度和頻率的增加而增加。在之前的章節(jié)我們只是認(rèn)為D/A轉(zhuǎn)換器工作在一些離散的時間點(diǎn)，然而，現(xiàn)在我們開始考慮兩次采樣點(diǎn)之間的動態(tài)效應(yīng)。這些動態(tài)誤差源對D/A轉(zhuǎn)換器的動態(tài)特性有顯著的影響，特別是在較高的時鐘頻率和信號頻率下。1.建立時間（setuptime）當(dāng)D/A轉(zhuǎn)換器的輸入信號變化時，理想的輸出信號應(yīng)該立即從起始值，變化到下一個值如圖2.12D/A轉(zhuǎn)換器的建立行為的比較由于電路的非理想因素，輸入數(shù)據(jù)變化時，D/A轉(zhuǎn)換器的實(shí)際的起始和終值分別為和。D/A轉(zhuǎn)換器的實(shí)際的模擬輸出信號并不能立即變化，實(shí)際的D/A轉(zhuǎn)換器的輸出電路存在一定的建立時間。它決定了電路的最高工作速度。輸出信號的建立可以分為兩個階段，一個非線性的快速轉(zhuǎn)換階段和一個線性的建立階段。非線性的快速轉(zhuǎn)換階段應(yīng)該盡可能的小，因?yàn)樗鼤黾咏r間并在模擬信號中引入失真。假設(shè)D/A轉(zhuǎn)換器的輸出幅值為，（2.39）其中為t等于時的初始值，為D/A轉(zhuǎn)換器的時間常數(shù)，T為開關(guān)周期。所以kT與kT+T之間形成的建立誤差為-（2.40）2.毛刺(glitch)當(dāng)D/A轉(zhuǎn)換器的不同位的開關(guān)時間不匹配時，在一個較短的時間間隔，輸出端可能會出現(xiàn)錯誤的信號。例如當(dāng)信號從0111111變化到1000000時，如果最高位的開關(guān)比最低位的開關(guān)快，那么就會出現(xiàn)1111111的錯誤狀態(tài)。如圖2.13用一個脈沖來等效輸出端的毛刺。圖2.13用一個脈沖來等效輸出端的glitch表示一個時鐘周期內(nèi)毛刺的功率大小，表示采樣周期，則（2.41）假設(shè)最大的毛刺幅值為數(shù)碼各位全1時的幅值（2.42）由此得出最大的毛刺的功率為(2.43)而相同周期的量化噪聲為(2.44)由于毛刺的功率必須小于量化噪聲，即<(2.45)<(2.46)3.時鐘饋通（ClockFeedthrough,CFT）由于時鐘控制的開關(guān)存在寄生電容，時鐘信號會影響輸出的模擬信號。對于電流舵D/A轉(zhuǎn)換器，時鐘饋通發(fā)生在電流開關(guān)處。通過減小寄生電容可以減小時鐘饋通。2.3.3D/A轉(zhuǎn)換器的頻域特性參數(shù)對于應(yīng)用于通信系統(tǒng)中的DAC而言，只用INL和DNL來描述其性能是不夠的。必須引入如信噪比（SNR）和無雜波動態(tài)范圍（SFDR）等頻域參數(shù)。我們通常用一個單一頻率的數(shù)字正弦波來測試D/A轉(zhuǎn)換器的的性能，但更加接近實(shí)際是基于多種頻率的數(shù)字正弦波作為輸入信號。1.信號噪聲比（Signal-to-NoiseRatio，SNR）對于N位的DAC，當(dāng)輸入的數(shù)字正弦波的最大幅值為并且平均功率可以表示為（2.47）信噪比就可以表示為（2.48）用分貝表示（2.49）從上式不難看出，DAC分辨率每增加一位，信噪比就增加6dB。為了簡便，下面省略下標(biāo)dB。需要指出的是只有輸入信號為滿幅正弦波時（2.49）式才成立。2.無雜波動態(tài)范圍（Spurious-FreeDynamicRange，SFDR）無雜波動態(tài)范圍（SFDR）是基于某一固定頻率的基波功率與最大諧波功率的比值，正弦波的最大諧波為三次諧波，則SFDR=（2.50）其中為基波功率，為最大諧波功率，SFDR的單位為dBc或dBFS。3.諧波失真（）第k次諧波的諧波失真定義為第k次諧波的功率與基波功率的比值。=10（2.51）其中為第k次諧波的功率，為基波功率。諧波失真為負(fù)值。4.總諧波失真（TotalHarmonicDistortion，THD）總諧波失真（THD）定義為在一特定頻率下總的諧波失真功率和基波功率的比值THD=(2.52)其中為第k次諧波的功率，為基波功率。因?yàn)橹C波的數(shù)量是無限的，我們通常只計(jì)算前10-20個諧波的功率。5.信號噪聲失調(diào)比（Signal-to-Noise-and-DistortionRatio，SNDR）信號噪聲失調(diào)比（SNDR）是基于某一特定頻率的信號功率與噪聲功率加總諧波功率的比值?？杀硎緸?2.53)其中為信號功率，為噪聲功率，為諧波功率。6.有效位數(shù)（EffectiveNumberofBit,ENOB）(2.54)7.多音功率比（Multi-TonePowerRatio,MTPR）在多音測試中，多音功率比是一個重要的參數(shù)，定義為(2.55)其中，=為多音功率平均值，為左頻譜的音頻功率，MTPR的單位為dB。8.動態(tài)范圍（DynamicRange，DR）滿量程（FS）信號與最小輸入信號（SNDR=0）之間的范圍即為數(shù)據(jù)轉(zhuǎn)換器的動態(tài)范圍，可表示為DR=（2.56）PAGE51第三章SIMULINK仿真分段式電流舵DAC第三章SIMULINK仿真分段式電流舵DAC本章將分別給出了4+8和6+6的12位分段式電流舵DAC的行為級模型。該系統(tǒng)模型是通過SIMULINK環(huán)境下構(gòu)建一系列的子系統(tǒng)來實(shí)現(xiàn)的。為了證實(shí)這一模型，我們將分別對4+8和6+6的12位的分段式電流舵DAC進(jìn)行了仿真并探究了該系統(tǒng)在非理想情況下運(yùn)行的工作特性。3.1SIMULINK簡介SIMULINK是MATLAB軟件的擴(kuò)展，它是實(shí)現(xiàn)動態(tài)系統(tǒng)建模和仿真的一個軟件包，它與MATLAB語言的主要區(qū)別在于，其與用戶交互接口是基于Windows的模型化圖形輸入，其結(jié)果是使得用戶可以把更多的精力投入到系統(tǒng)模型的構(gòu)建，而非語言的編程上。所謂模型化圖形輸入是指SIMULINK提供了一些按功能分類的基本的系統(tǒng)模塊，用戶只需要知道這些模塊的輸入輸出及模塊的功能，而不必考察模塊內(nèi)部是如何實(shí)現(xiàn)的，通過對這些基本模塊的調(diào)用，再將它們連接起來就可以構(gòu)成所需要的系統(tǒng)模型，（以.mdl文件進(jìn)行存?。?，進(jìn)而進(jìn)行仿真與分析。SIMULINK模型的一般結(jié)構(gòu)包括信源、系統(tǒng)、信宿三部分，如圖3.1所示。信源信源（source)系統(tǒng)（system)信宿（sink）常數(shù)、信號發(fā)生器、時鐘信號示波器、圖形記錄儀、數(shù)字顯示儀圖3.1SIMULINK模型的一般結(jié)構(gòu)SIMULINK模型可以用來模擬線性或非線性、連續(xù)或離散或兩者混合的系統(tǒng)，它可以用來模擬幾乎所有的可遇到的動態(tài)系統(tǒng)。SIMULINK沒有單獨(dú)的語言，但提供了S函數(shù)規(guī)則。所謂S函數(shù)可以是一個M文件、FORTRAN程序、C或C++語言程序，通過特殊語法規(guī)則使之能夠被SIMULINK模型或模塊調(diào)用。S函數(shù)使SIMULINK更加充實(shí)、完備、具有更強(qiáng)的處理能力。同MATLAB一樣，也不是封閉的，它允許用戶可以很方便地定制自己的模塊和模塊庫。綜上所述，SIMULINK是一種開放性的，用來模擬線性或非線性的和連續(xù)或離散的，或者兩者混合的動態(tài)系統(tǒng)的強(qiáng)有力的系統(tǒng)仿真工具。3.2用SIMULINK仿真分段式電流舵DAC理想模型分段式電流舵的結(jié)構(gòu)一般用于高速高分辨率的DAC，正如我們之前的章節(jié)討論的，其以更復(fù)雜的電路結(jié)構(gòu)并且消耗更大的芯片面積為代價而兼具了二進(jìn)制加權(quán)和溫度計(jì)碼結(jié)構(gòu)的優(yōu)點(diǎn)。如圖3.2所示，二進(jìn)制加權(quán)電流舵結(jié)構(gòu)中每一位的電流源由個單位電流源并聯(lián)組成。由于這種結(jié)構(gòu)會產(chǎn)生較大的毛刺并對電流源失配比較敏感，不適合用于分辨率6-8位以上的DAC。如圖3.3所示為溫度計(jì)碼結(jié)構(gòu)，它的每一位的電流源由相同數(shù)量的單位電流源并聯(lián)組成，該結(jié)構(gòu)可以減小毛刺并且對電流源失配不敏感，但對于分辨率大于7-8位的DAC，該結(jié)構(gòu)會使開關(guān)數(shù)量和互聯(lián)的規(guī)模大大增加。于是，較好的選擇是對于一個N位的DAC，高M(jìn)位用溫度計(jì)碼結(jié)構(gòu)，剩下的N-M位用二進(jìn)制加權(quán)結(jié)構(gòu)，即分段式電流舵結(jié)構(gòu)，如圖3.4所示，溫度計(jì)碼控制的每一個開關(guān)連接了相同數(shù)量的單位電流源。12位的輸入二進(jìn)制碼分成了低8位的開關(guān)二進(jìn)制加權(quán)電流源和高4位的溫度計(jì)碼，這4位解碼后控制15個權(quán)值相同的電流源。顯然需要在二進(jìn)制輸入端插入一個解碼器使它完成二進(jìn)制到溫度計(jì)碼的轉(zhuǎn)換。圖3.2二進(jìn)制加權(quán)電流舵DAC結(jié)構(gòu)圖3.3溫度計(jì)碼電流舵DAC結(jié)構(gòu)圖3.4分段式電流舵DAC結(jié)構(gòu)1.（4+8）12位分段式電流舵DAC的理想行為模型基于圖3.4所示的結(jié)構(gòu)，在SIMULINk下搭建的（4+8）12位分段式電流舵DAC的理想行為模型如圖3.5所示，這一模型包括了一個12位的數(shù)字信號發(fā)生器，一個4位二進(jìn)制到15位溫度計(jì)碼的解碼器，一個8位的二進(jìn)制加權(quán)subDAC和一個15位的溫度計(jì)碼subDAC。其中為了使到達(dá)兩個subDAC的信號延時相同，低8位的輸入信號與二進(jìn)制加權(quán)subDAC之間加了一個8位二進(jìn)制到8位二進(jìn)制的偽解碼器。二進(jìn)制加權(quán)subDAC和溫度計(jì)碼subDAC的輸出碼加在一起形成整個DAC系統(tǒng)的正向模擬輸出。而它們各自subDAC的補(bǔ)碼加起來形成整個DAC系統(tǒng)的反向模擬輸出。圖3.512位分段式電流舵DAC的理想行為模型（4+8）12位的數(shù)字信號發(fā)生器內(nèi)部由12個PulseGenerator（脈沖發(fā)生器）模塊構(gòu)成，其中一個單元如圖3.6。從低位到高位，每一個PulseGenerator（脈沖發(fā)生器）的脈寬以2倍依次遞增，從而產(chǎn)生的輸入信號為12位二進(jìn)制從全0…0遞增到全1…1。輸入信號波形如圖3.7圖3.6數(shù)字信號發(fā)生器圖3.7輸入斜坡信號4位二進(jìn)制到15位溫度計(jì)碼的解碼器內(nèi)部如圖3.8所示，為使每一路信號的延時相同，每一路信號都經(jīng)過與、或、非三個邏輯模塊。以下是4位二進(jìn)制到15位溫度計(jì)碼的解碼器從高位到低位的邏輯函數(shù)表達(dá)式：out15=out14=out13=+out12=out11=++out10=+out9=+out8=out7=++out6=+out5=+out4=out3=+out2=out1=溫度計(jì)碼subDAC中其中一位開關(guān)控制的理想電流源模型如圖3.9所示。15位電流源權(quán)值（Constant模塊表示）都為256，三輸入的Switch模塊，當(dāng)中間的控制信號（輸入的溫度計(jì)碼信號）大于閾值電壓時，第一個端子的信號送到輸出端，而中間的控制信號小于閾值電壓時，第三個端子的信號送到輸出端。從而形成開關(guān)控制的理想電流源模型。二進(jìn)制加權(quán)subDAC內(nèi)部結(jié)構(gòu)模型如圖3.10，各位的權(quán)值由Constant模塊值確定。將輸出的正反兩路信號加到Scope模塊，仿真運(yùn)行可得輸出波形如圖3.11（a）所示，由縱坐標(biāo)可以看出，輸出值由0增加到3，這里我們假設(shè)電源電壓為3V。曲線的局部放大如圖3.11(b)、（c）所示。圖3.84位二進(jìn)制到15位溫度計(jì)碼解碼器圖3.9溫度計(jì)碼subDAC中開關(guān)控制的理想電流源模型圖3.10二進(jìn)制加權(quán)subDAC內(nèi)部結(jié)構(gòu)圖3.11a)12位（4+8）分段式電流舵DAC的理想模型輸出圖3.11b)正向輸出局部放大圖圖3.11c)反向輸出局部放大圖為測試該理想模型的動態(tài)參數(shù)，需在輸入端加一個12位的滿幅數(shù)字正弦波，數(shù)字正弦波發(fā)生器模塊如圖3.12所示。圖3.1212位的數(shù)字正弦波產(chǎn)生模塊正弦波由SineWave模塊產(chǎn)生，其產(chǎn)生的正弦信號先送入取整函數(shù)模塊(RoundingFunction)取整，然后由十進(jìn)制到二進(jìn)制的轉(zhuǎn)換模塊（IntegertoBitConverter）轉(zhuǎn)換成12位的二進(jìn)制，再由Demux模塊將12位二進(jìn)制數(shù)分別輸出。輸出12位的數(shù)字正弦波的波形如圖3.13所示。圖3.1312位的數(shù)字正弦波的波形仿真時采樣頻率設(shè)定為40MHz，輸入數(shù)字正弦波頻率為1.5MHz。將DAC理想模型的輸出數(shù)據(jù)通過ToFile模塊寫入文件，并用程序測試得出該DAC理想模型的主要特性參數(shù)為：SNR=74.0600THD=-99.9349SFDR=102.9935ENOB=12.0081DR=72.2451測試得到的輸出信號的波形和頻譜分別如圖3.14和3.15所示。圖3.14輸出正弦信號的波形圖3.15輸出正弦信號的頻譜2.（6+6）12位分段式電流舵DAC的理想行為模型在SIMULINk下搭建的（6+6）12位分段式電流舵DAC的理想行為模型如圖3.16示。與（4+8）12位分段式電流舵DAC的理想行為模型不同的是6+6的結(jié)構(gòu)增加了溫度計(jì)編碼的位數(shù)而相應(yīng)減少了二進(jìn)制編碼的位數(shù)。高6位采用溫度計(jì)碼，低6位采用二進(jìn)制碼。與（4+8）結(jié)構(gòu)相比，（6+6）結(jié)構(gòu)的數(shù)字電路部分的規(guī)模大大增加。6位二進(jìn)制碼到63位溫度計(jì)碼的解碼器子模塊的內(nèi)部結(jié)構(gòu)如圖3.17所示。圖3.16（6+6）12位分段式電流舵DAC的理想行為模型以下是6位二進(jìn)制到63位溫度計(jì)碼的解碼器從高位到低位的邏輯函數(shù)表達(dá)式：out1=out2=out3=+out4=out5=+out6=+out7=++out8=out9=+out10=+out11=++out12=+out13=++out14=++out15=+++out16=out17=+out18=+out19=++out20=+out21=++out22=++out23=+++out24=+out25=++out26=++out27=+++out28=++out29=+++out30=+++out31=++++out32=out33=+out34=+out35=++out36=+out37=++out38=++out39=+++out40=+out41=++out42=++out43=+++out44=++out45=+++out46=+++out47=++++out48=+out49=++out50=++out51=+++out52=++out53=+++out54=+++out55=++++out56=++out57=+++out58=+++out59=++++out60=+++out61=++++圖3.176位二進(jìn)制到63位溫度計(jì)碼解碼器out62=++++out63=溫度計(jì)碼subDAC中其中一位開關(guān)控制的理想電流源模型如圖3.18所示,與4+8結(jié)構(gòu)不同的是，因?yàn)楦?位為溫度計(jì)碼，所以其每一位的權(quán)值為64。二進(jìn)制加權(quán)subDAC內(nèi)部結(jié)構(gòu)模型與4+8的結(jié)構(gòu)類似，不同的是該subDAC只有6位二進(jìn)制輸入信號，最高權(quán)值為32。如圖3.19所示。圖3.186+6結(jié)構(gòu)中溫度計(jì)碼subDAC中理想電流源模型圖3.196+6結(jié)構(gòu)中二進(jìn)制碼subDAC中理想電流源模型在輸入端加如圖3.7所示的12位全0到全1遞增的信號，可得與4+8結(jié)構(gòu)相同的輸出波形，如圖3.20a)、b)、c)所示圖3.20a)（6+6）12位分段式電流舵DAC理想行為模型輸出b)正向輸出局部放大c)反向輸出局部放大為測試該理想模型的動態(tài)參數(shù)，需在輸入端加一個如圖3.13的12位的數(shù)字正弦波，仿真時采樣頻率設(shè)定為40MHz，輸入數(shù)字正弦波頻率為1.5MHz。將DAC理想模型的輸出數(shù)據(jù)通過ToFile模塊寫入文件，并用程序測試得出該DAC理想模型的主要特性參數(shù)為：信噪比SNR=74.1130總諧波失真THD=-98.7804無雜波動態(tài)范圍SFDR=101.8044有效位數(shù)ENOB=12.0163動態(tài)范圍DR=72.2451與4+8結(jié)構(gòu)的主要特性參數(shù)作比較，我們可以看到，對于理想模型4+8結(jié)構(gòu)和6+6結(jié)構(gòu)性能相同。（6+6）12位分段式電流舵DAC的理想行為模型的輸出信號波形和頻譜分別如圖3.21和3.22所示圖3.21（6+6）12位分段式電流舵DAC理想模型輸出正弦信號的波形圖3.22（6+6）12位分段式電流舵DAC理想模型輸出正弦信號的頻譜3.3用SIMULINK仿真分段式電流舵DAC非理想模型1.非理想的電流源行為模型根據(jù)第二章2.2節(jié)討論的電流舵D/A轉(zhuǎn)換器的非理想因素，在SIMULINK下搭建的非理想的電流源行為模型如圖3.21。圖3.21非理想的電流源行為模型正如我們在2.2節(jié)對圖2.6給出的電流源失配模型的討論，失真的輸出電流傳送到負(fù)載，可以寫成額定輸出電流和誤差電流的差。即=-（3.1）其中k是由（2.4）式給出的數(shù)字碼。圖3.21中Constant模塊的權(quán)值對應(yīng)式中的大小，而誤差電流由模塊Bias模擬，相當(dāng)于在Constant模塊的輸出信號加一個微小的偏移量。我們在2.2節(jié)討論過，電流源晶體管的偏差是由于制造工藝的偏差引起的，包括梯度誤差和服從正態(tài)分布的隨機(jī)誤差[7][8][9]。氧化層厚度的線性變化以及電源線的電壓降產(chǎn)生了梯度匹配誤差，由于梯度誤差可以通過版圖的合理布局基本消除[10]，這里的行為模型只考慮隨機(jī)匹配誤差。于是通過如圖3.22的模塊產(chǎn)生一組方差可設(shè)定的服從正態(tài)分布的隨機(jī)數(shù)作為每一位的電流源中的Bias模塊中的偏移量的值。圖3.22隨機(jī)數(shù)產(chǎn)生模塊電流源的另一個主要的非理想因素輸出阻抗有限大則由圖3.21模型中的subsystem模塊來模擬，在此給出2.2節(jié)中2.24式：基于上式搭建的subsystem內(nèi)部結(jié)構(gòu)如圖3.23所示，Rratio對應(yīng)式中，為負(fù)載電阻與電流源輸出電阻的比值。電源電壓Vdd設(shè)置為3V，負(fù)載電阻Rload設(shè)置為50。該模塊的輸出即為輸出阻抗有限大產(chǎn)生的誤差電流。圖3.23輸出阻抗有限大的模擬2.（4+8）12位分段式電流舵DAC非理想模型執(zhí)行結(jié)果在該模型的本次仿真中我們設(shè)置負(fù)載電阻與電流源輸出電阻比值=0.0001，電流源匹配誤差值的方差為0.1。如圖3.24，將（4+8）12位分段式電流舵DAC理想和非理想模型分別封裝為子系統(tǒng)模塊并分別將它們的正反兩路輸出信號加到scope模塊，可得輸出波形如圖3.25a)。從圖中不難看出，非理想模型的輸出曲線與理想的輸出曲線出現(xiàn)了偏離，根據(jù)第二章中對輸出阻抗有限這一非理想因素的討論，我們有（3.2）該偏移量是由于非理想電流源中輸出阻抗有限這一非理想因素造成的。圖3.25b)和3.25c)分別為非理想模型正反兩路輸出信號的局部放大，與理想輸出相比，非理想輸出信號的步長在變化并且局部出現(xiàn)非單調(diào)性，這是由電流源失配這一非理想因素引起的。圖3.24對輸出信號進(jìn)行比較圖3.25a)非理想（4+8）12位分段式電流舵DAC輸出波形圖3.25b)正向輸出局部放大圖3.25c)反向輸出局部放大為測試該非理想模型的微分非線性（DNL）和積分非線性（INL），基于以下兩式而搭建的模型分別如圖3.26、3.27所示。對應(yīng)理想的模擬輸出值，而表示實(shí)際值，這里理想步長=,我們假設(shè)電源電壓為3V。測試得到的DNL和INL分別如圖3.28、3.29所示。圖3.26DNL測試圖3.27INL測試圖3.28測試得到的DNL圖3.29測試得到的INL為測試該非理想模型的動態(tài)參數(shù)，需在輸入端加一個如圖3.13的12位的數(shù)字正弦波，仿真時采樣頻率設(shè)定為40MHz，輸入數(shù)字正弦波頻率為1.5MHz。將DAC非理想模型的輸出數(shù)據(jù)通過ToFile模塊寫入文件，并用程序測試得出該DAC非理想模型的主要特性參數(shù)如下信噪比SNR=62.3739總諧波失真THD=-70.5009無雜波動態(tài)范圍SFDR=71.7444動態(tài)范圍ENOB=9.9660有效位數(shù)DR=72.0355輸出信號的波形和頻譜分別如圖3.30和3.31所示。圖3.31（4+8）12位分段式電流舵DAC非理想模型輸出正弦信號圖3.30（4+8）12位分段式電流舵DAC非理想模型輸出正弦信號的頻譜.3.（6+6）12位分段式電流舵DAC非理想模型執(zhí)行結(jié)果與（4+8）非理想模型的仿真方法相同，在該模型中我們設(shè)置負(fù)載電阻與電流源輸出電阻比值=0.0001，電流源匹配誤差值的方差為0.1，然后將（6+6）12位分段式電流舵DAC理想和非理想模型分別封裝為子系統(tǒng)模塊并分別將它們的正反兩路輸出信號加到scope模塊，可得輸出波形如圖3.33a)。與圖3.25a)（4+8）非理想模型的特性曲線比較，不難看出，（6+6）非理想模型的輸出曲線與理想的輸出曲線的偏離較小，這表明輸出阻抗有限大這一非理想效應(yīng)對（6+6）結(jié)構(gòu)的影響更小，從曲線的局部放大也可以看出（6+6）結(jié)構(gòu)的單調(diào)性比（4+8）結(jié)構(gòu)有所改善。圖3.33b)和3.32c)分別為非理想模型正反兩路輸出信號的局部放大。圖3.32對輸出信號進(jìn)行比較圖3.33a)非理想（6+6）12位分段式電流舵DAC輸出波形圖3.33b)正向輸出局部放大圖3.33c與圖3.26和圖3.27所示相同的方法，測試得到（6+6）非理想模型的DNL和INL分別如圖3.34、3.35所示。圖3.34仿真得到的DNL圖3.35仿真得到的INL與（4+8）結(jié)構(gòu)相比，（6+6）結(jié)構(gòu)的DNL與INL都值更小，這也證明了在同等程度的非理想因素下，（6+6）結(jié)構(gòu)降低了電流源不匹配和輸出阻抗有限的影響，改善了DAC的性能。為測試該非理想模型的動態(tài)參數(shù)，需在輸入端加一個如圖3.13的12位的數(shù)字正弦波，仿真時采樣頻率設(shè)定為40MHz，輸入數(shù)字正弦波頻率為1.5MHz。將DAC非理想模型的輸出數(shù)據(jù)通過ToFile模塊寫入文件，并用程序測試得出該DAC非理想模型的主要特性參數(shù)與如下：信噪比SNR=67.7111總諧波失真THD=-74.2751無雜波動態(tài)范圍SFDR=77.2683有效位數(shù)ENOB=10.8122動態(tài)范圍DR=72.1919與（4+8）結(jié)構(gòu)相比，（6+6）結(jié)構(gòu)的各項(xiàng)性能參數(shù)都有提高，與我們在第二章介紹的理論相符。表3.1將理想與非理想模型的各項(xiàng)動態(tài)參數(shù)作了比較。測試得到的輸出信號波形和頻譜分別如圖3.36和3.37所示。圖3.36（6+6）12位分段式電流舵DAC非理想模型輸出正弦信號3.37（6+6）12位分段式電流舵DAC非理想模型輸出正弦信號的頻譜表3.1理想模型與非理想的參數(shù)比較模型參數(shù)理想模型非理想模型=0.0001mismatchvariance=0.14+86+64+86+6SNR74.060