LDMOS寬帶功率放大器匹配電路設(shè)計-設(shè)計應(yīng)用

精品文檔-下載后可編輯LDMOS寬帶功率放大器匹配電路設(shè)計-設(shè)計應(yīng)用摘要：針對LDMOS寬帶功率放大器匹配電路設(shè)計，提出了一種快速、有效的方法。采用多節(jié)并聯(lián)導(dǎo)納匹配法得出寬帶匹配電路的初始值后，利用ADS軟件對匹配網(wǎng)絡(luò)的S參數(shù)進行優(yōu)化。仿真結(jié)果為：在頻率范圍為1.3GHz~2.3GHz內(nèi)，兩端口的反射系數(shù)均小于-25dB,匹配網(wǎng)路的傳輸系數(shù)接近0dB。為實現(xiàn)更好的阻抗匹配，再用ADS優(yōu)化匹配網(wǎng)絡(luò)，使其阻抗值更接近功率晶體管的實際輸出阻抗值。此方法對快速有效地設(shè)計寬帶功率放大器匹配電路有著很好的借鑒作用。

寬帶功率放大器除在軍用領(lǐng)域外，在無線通信、移動電話、衛(wèi)星通信網(wǎng)、定位系統(tǒng)、直播衛(wèi)星接收、毫米波自動防撞系統(tǒng)、光傳輸系統(tǒng)等領(lǐng)域都有著廣闊的應(yīng)用前景。

LDMOS功率晶體管較其它微波晶體管有著很好的熱穩(wěn)定性，頻率穩(wěn)定性，更好的線性度，較大的線性增益，更高的效率和較低的交叉調(diào)制失真。同時，LDMOS是基于成熟的硅工藝器件，成本較其它GaAs等器件低很多。因此，LDMOS特別適用于新一代移動通信系統(tǒng)基站中的功率放大器。

阻抗匹配是微波功率晶體管放大器的設(shè)計關(guān)鍵，合適的阻抗匹配網(wǎng)絡(luò)可以實現(xiàn)通頻帶內(nèi)的功率傳遞效率。即將晶體管放大器的輸入阻抗與信號源的內(nèi)阻實現(xiàn)共軛匹配；晶體管放大器的輸出阻抗與負(fù)載阻抗達到共軛匹配。前級晶體管的輸出阻抗與后級晶體管的輸入阻抗實現(xiàn)共軛匹配。

在阻抗匹配的并聯(lián)導(dǎo)納法中，其所達到的阻抗匹配僅限于在工作頻率附近能達到的較好匹配。若工作頻率改變，微波晶體管輸入、輸出阻抗（或?qū)Ъ{）都會產(chǎn)生相應(yīng)變化。因此要保持在較寬的工作頻帶內(nèi)具有良好的共軛匹配，就要采用多節(jié)并聯(lián)導(dǎo)納匹配法。其過程是將晶體管在不同工作頻率上測得的導(dǎo)納值描在導(dǎo)納圓圖上，按頻率順序由低至高，將導(dǎo)納值連成一條曲線。設(shè)計時，據(jù)此曲線選用多個并聯(lián)導(dǎo)納，從不同位置接入，以實現(xiàn)在較寬頻帶內(nèi)的共軛匹配。

假設(shè)并聯(lián)電納多接入點離晶體管的距離為l,那么在不同工作頻率時，晶體管導(dǎo)納值沿各自等駐波系數(shù)圓轉(zhuǎn)到并聯(lián)電納接入點所旋轉(zhuǎn)的波長數(shù)l/λg是不同的l/長l/λ短。即在整個工作頻帶內(nèi)，高于中心頻率的各點導(dǎo)納值比低于中心頻率的各點導(dǎo)納值沿各自的等駐波系數(shù)圓移動距離所走過的波長數(shù)大。這樣，從微帶線上的一點轉(zhuǎn)換到另一點，其導(dǎo)納值隨波長的變化軌跡與原來的不同。這表明，在整個工作頻帶內(nèi)晶體管導(dǎo)納值變化的軌跡曲線，在接入一段微帶線之后，在頻段高端和低端得到不同的伸縮，由此可使導(dǎo)納曲線變換到靠近圓圖的中心，接近于匹配點，從而達到寬帶匹配的目的。

1設(shè)計思路

因輸入輸出匹配電路設(shè)計方法相似，故在此僅以LDMOS晶體管放大器MRF281Z輸出匹配電路設(shè)計為例，采用多節(jié)并聯(lián)導(dǎo)納匹配法得出寬帶阻抗匹配網(wǎng)絡(luò)的初始值，再結(jié)合基于矩量法的ADS軟件對目標(biāo)進行優(yōu)化，從而快速有效地實現(xiàn)晶體管放大器的寬帶阻抗匹配。

2負(fù)載牽引法獲得輸出阻抗

負(fù)載牽引法的原理就是放大器在大信號電平激勵下，通過連續(xù)變換負(fù)載測試輸出功率，然后在Smith阻抗圓圖上畫出等功率和等增益曲線。這樣就可以選擇適當(dāng)?shù)妮敵鲎杩?，?zhǔn)確設(shè)計功率放大器，達到所需的增益和輸出功率。

晶體管MRF281Z在1.4GHz到2.2GHz的各頻點的輸出阻抗經(jīng)用ADS負(fù)載牽引后的得到的負(fù)載阻抗為表1。

表1晶體管MRF281Z的輸出阻抗

3多節(jié)阻抗匹配網(wǎng)絡(luò)設(shè)計

為了向負(fù)載傳送功率或者使微波電路系統(tǒng)、傳輸系統(tǒng)處于或接近行波狀態(tài)，需要用共軛匹配網(wǎng)絡(luò)。匹配網(wǎng)絡(luò)對于放大器的駐波比、功率增益、輸出功率等性能指標(biāo)都有著決定性的制約。

在共軛匹配的條件下，得到傳輸功率，在這里我們?nèi)☆l率f=1.8GHz的輸出阻抗Zout=7.807+j6.626的共軛阻抗Z*out=7.807-j6.626作為我們匹配端口的阻抗，在Smith圓圖中采用共軛匹配法進行四節(jié)微帶線匹配（如圖1、圖2所示）。

圖1多節(jié)微帶線實現(xiàn)阻抗匹配的Smith圓圖

圖2多節(jié)微帶線實現(xiàn)阻抗匹配原理圖

4用ADS仿真與優(yōu)化設(shè)計

將上面得到的匹配電路用ADS進行仿真，把各節(jié)微帶線的長度和寬度設(shè)為變量，并對其進行優(yōu)化（如圖3所示）,步驟如下：

圖3用ADS對輸出匹配電路進行仿真及優(yōu)化

（1）在原理圖中加入OPTIM控件：

先用Random進行初步優(yōu)化，再利用Gradient進行局部優(yōu)化。

（2）加入優(yōu)化目標(biāo)GOAL控件：

在此，我們先對匹配網(wǎng)絡(luò)的S參數(shù)進行優(yōu)化，具體的S參數(shù)優(yōu)化目標(biāo)控件配置表如表2所示。

表2優(yōu)化S參數(shù)目標(biāo)控件配置表

在完成優(yōu)化匹配網(wǎng)絡(luò)的S參數(shù)之后，為使得匹配網(wǎng)絡(luò)端口1的阻抗Zin1與晶體管負(fù)載牽引得出的輸出阻抗基本一致，我們再對Zin1的實部進行優(yōu)化，具體優(yōu)化目標(biāo)控件配置表如表3所示。

表3優(yōu)化阻抗Zin1控件參數(shù)配置表

5各指標(biāo)ADS仿真結(jié)果

對優(yōu)化后的晶體管匹配電路在ADS中對S參數(shù)、輸出駐波比等性能參數(shù)進行仿真，仿真結(jié)果如圖4、圖5、圖6所示。

圖4匹配網(wǎng)路的S參數(shù)曲線圖

圖5匹配網(wǎng)絡(luò)的端口1駐波比曲線圖

圖6匹配網(wǎng)絡(luò)的端口2駐波比曲線圖

將匹配網(wǎng)路端口1的阻抗Zin1用ADS測試出阻抗值結(jié)果如表4所示。

表4輸出匹配網(wǎng)路的阻抗值

6匹配網(wǎng)絡(luò)的實現(xiàn)

在實際應(yīng)用中，單端非平衡的短截線（開路線、短路線）常被平衡型設(shè)計方案取代，上面電路轉(zhuǎn)化為的電路形式為圖7所示。

圖7微波晶體管輸出匹配網(wǎng)絡(luò)平衡性設(shè)計

輸出匹配電路轉(zhuǎn)化成電路版圖如圖8所示。

圖8微波晶體管輸出匹配網(wǎng)絡(luò)電路版圖設(shè)計

7仿真結(jié)果分析

從以上仿真結(jié)果分析得知，寬帶功率晶體管放大器輸出電路阻抗匹配較好，在頻率范圍為：1.3GHz~2.3GHz范圍內(nèi)，S21正向傳輸系數(shù)接近0dB,S11、S22即兩端口反射系數(shù)均小于-25dB,匹配網(wǎng)路兩端口