華南理工復(fù)試數(shù)電第二章

第二章門電路

本章內(nèi)容涉及較多的集成電路內(nèi)部結(jié)構(gòu)和物理概念，學(xué)習(xí)重點(diǎn)放在器件的外部特性及器件的使用方面。2.1概述1.電平：一個(gè)電壓的范圍。2.正邏輯、負(fù)邏輯正邏輯負(fù)邏輯1高電平低電平0低電平高電平例：用真值表證明:正與門即負(fù)或門。ABY+ABY-000111010101100011111000

正邏輯負(fù)邏輯Y+=ABY-=A+B注意：不管輸入還是輸出,全部“1”換為“0”、全部“0”換為“1”。2.2半導(dǎo)體二極管和三極管的開關(guān)特性

無觸點(diǎn)開關(guān)2.2.1半導(dǎo)體二極管的開關(guān)特性單回路：控制和開關(guān)同一個(gè)回路正向?qū)ā喈?dāng)于開關(guān)接通反向截止—相當(dāng)于開關(guān)斷開開關(guān)需要延遲時(shí)間，幾納秒2.2.2半導(dǎo)體三極管的開關(guān)特性雙回路：分控制回路和開關(guān)回路兩個(gè)回路工作在截止區(qū)—相當(dāng)于開關(guān)接通工作在飽和區(qū)—相當(dāng)于開關(guān)斷開開關(guān)需要延遲時(shí)間，幾—幾十納秒2.2.1半導(dǎo)體二極管的開關(guān)特性正向?qū)ā_關(guān)接通二極管兩端正向電壓VD大于開啟電壓（硅：0.7V，鍺：0.3V）2.2.1半導(dǎo)體二極管的開關(guān)特性反向截止—開關(guān)斷開二極管兩端加反向電壓時(shí)i≈0，僅有少量漏電流動(dòng)態(tài)特性1.輸出信號(hào)的變化比輸入信號(hào)延遲幾納秒。2.負(fù)跳變時(shí)有相對(duì)較大的反向電流。2.2.2半導(dǎo)體三極管的開關(guān)特性三極管輸出特性曲線2.2.2半導(dǎo)體三極管的開關(guān)特性截止區(qū)—開關(guān)斷開特點(diǎn)：iC<

ICEO≈0，VO≈VCC條件vBE<VON（

vBE<0V）飽和區(qū)—開關(guān)接通特點(diǎn)：VCE<

VCE(sat)≈0.1-0.3V條件：iB>IBS=ICS/βICS≈VCC/RC三極管做開關(guān)使用有延遲時(shí)間，tpd(幾納秒)

2.3.1二極管與門（正邏輯）13V左右、00V左右VCC=+(5—10)VABY0（0V）0（0V）0（0.7V）0（0V）1（3V）0（0.7V）1（3V）0（0V）0（0.7V）1（3V）1（3V）1（3.7V）2.3分立元件門電路2.3分立元件門電路2.3.2二極管或門（正邏輯）13V左右、00V左右

ABY0（0V）0（0V）0（0V）0（0V）1（3V）1（2.3V）1（3V）0（0V）1（2.3V）1（3V）1（3V）1（2.3V）2.3三極管非門電路圖A=0時(shí)，T截止，Y=1A=1時(shí)，T飽和，Y=0設(shè)計(jì)要求A=0，T可靠截止要求：vBE≤0A=1，T深度飽和要求：vBE>

VON，iB>IBS=ICS/β2.3三極管非門例題P612.3.11.A=0（VI=0V）VBE=-2.0V，T可靠截止iC=0vO=VCC=5.0V2.3三極管非門2.A=1（VI=3V）忽略IBVBE=1.8V>VON，T導(dǎo)通（放大？飽和？）2.3三極管非門A=1（VI=3V）飽和時(shí)基極電流：iB>IBS，故T飽和，IC=ICS、vO=VCE(sat)≈0作業(yè)講評(píng)2.1估算法：當(dāng)輸入端懸空時(shí)，VBE=-10V，T截止，VO=10V。當(dāng)輸入VI=0V時(shí)，VBE=-2.03V，T截止，VO=10V。當(dāng)輸入VI=5V時(shí)，VBE=1.93V，T導(dǎo)通；IB=0.3mA，IBS=0.16mA，iB>IBS，

T飽和，VO=0V。2.2見第3頁2.4集成電路發(fā)展的概況1961年制成了SSI（元件數(shù)小于100個(gè)），1966年制成了MSI（元件數(shù)100—1000個(gè)）1969年制成了LSI（元件數(shù)1000—10000個(gè)），1975年制成了VLSI（元件數(shù)多于10000個(gè)）。2002年10月中科院計(jì)算所“龍芯”1號(hào)芯片，是我國(guó)第一款商品化高性能CPU芯片，采用0.18微米工藝，包含近400萬個(gè)晶體管，主頻可達(dá)266MHZ。從結(jié)構(gòu)上集成電路可分為兩大類:

即：TTL（如74系列）和

CMOS（如CC系列）電路。2.4TTL門電路2.4.1TTL反相器的電路結(jié)構(gòu)和工作原理一、電路結(jié)構(gòu)A=0（vI=VIL=0.3V）

因

VCC=5V使T1導(dǎo)通,VB1=1V使T2截止、T5截止因T2截止、使T4飽和Y=1（v0=VOH=3.3V）一、電路結(jié)構(gòu)A=1（vI=VIH=3.3V）T1倒置工作，VB1=2.1V使T2飽和、T5飽和因T2飽和，使T4截止Y=0（vO=VOL=0.3V）注：倒置工作狀態(tài)特點(diǎn)：1.iE，iC

電流方向與正常工作狀態(tài)相反，

2.β≈0.01條件：VE>VB>VC二、電壓傳輸特性T2、T5截止，T4導(dǎo)通T4截止，T2、T5導(dǎo)通T4截止，T2飽和導(dǎo)通，T5深度飽和T5截止，T2、T4導(dǎo)通三、輸入端噪聲容限VNH=VOH(min)-VIH(min)=2.4-2.0=0.4VVNL=VIL(max)-VOL(max)=0.8-0.4=0.4V2.4.2TTL反相器的靜態(tài)輸入特性和輸出特性一、輸入特性（以流入集成電路內(nèi)部為電流的正方向）如74系列

vI=VIL=0.2VvI=VIH=3.4V輸入特性曲線二、輸出特性1、高電平輸出特性（拉電流）高電平額定電流IOH為負(fù)值，幾百微安。二、輸出特性2、低電平輸出特性（由外部電源提供灌電流）低電平額定電流VOL為正值，十幾毫安，低電平負(fù)載能力強(qiáng)例題

P672.4.1求扇出系數(shù)輸出高電平保證輸出電流不會(huì)超過最大額定電流。輸出低電平保證倒灌電流不會(huì)擊穿T5。扇出系數(shù)（取兩者中較小的值）N=102.4.2TTL反相器的靜態(tài)輸入特性和輸出特性三、輸入端負(fù)載特性RP較小時(shí)下列公式適用，當(dāng)RP較大時(shí)，vI≥VTH公式不適用。例題P692.4.2輸出高電平vI2≥VIH(min)輸出低電平vI2≤VIL(max)RP≤0.69kΩ，輸入電阻RP不可太大。TTL電路的四條特性曲線1.電壓傳輸特性2.輸入特性3.輸入負(fù)載特性4.輸出特性2.4.3TTL反相器的動(dòng)態(tài)特性一、傳輸延遲時(shí)間tPDtPLH：輸出低電平高電平的傳輸延遲時(shí)間。tPHL：輸出高電平低電平的傳輸延遲時(shí)間。tPLH≥tPHLtpd為兩者的平均值2.4.3TTL反相器的動(dòng)態(tài)特性二、交流噪聲容限由P71圖2.4.15可知輸入信號(hào)狀態(tài)變化時(shí)必須有足夠的變化幅度和作用時(shí)間才能使輸出狀態(tài)改變。即若噪聲寬度窄，則需幅度大才能干擾輸出狀態(tài)；若噪聲寬度寬，則幅度較小就能干擾輸出狀態(tài)。注：因?yàn)榻^大多數(shù)TTL門電路傳輸延遲時(shí)間較小，都在50ns以內(nèi)，所以當(dāng)輸入脈沖的寬度達(dá)到微秒的數(shù)量級(jí)時(shí)，在信號(hào)作用時(shí)間內(nèi)電路已達(dá)到穩(wěn)態(tài)，應(yīng)將輸入信號(hào)按直流信號(hào)處理。2.4.3TTL反相器的動(dòng)態(tài)特性三、電源的動(dòng)態(tài)尖峰電流在動(dòng)態(tài)情況下，特別是當(dāng)輸出電壓由低電平跳變到高電平，由于T5原來工作在深度飽和狀態(tài)，所以T4導(dǎo)通先于T5截止，這樣就出現(xiàn)了短時(shí)間內(nèi)T4和T5同時(shí)導(dǎo)通的狀態(tài)，由很大的瞬間電流流經(jīng)T4和T5，使電源電流出現(xiàn)尖峰脈沖。頻率越高尖峰脈沖消耗的功率越大，尖峰脈沖形成一個(gè)躁聲源。2.4.4其他類型的TTL門電路

一、其他邏輯功能的門電路與非門：多發(fā)射極三極管實(shí)現(xiàn)與一、其他邏輯功能的門電路一、其他邏輯功能的門電路或非門：并聯(lián)三極管實(shí)現(xiàn)或非A=1，T2和T5同時(shí)導(dǎo)通。B=1，T2’和T5同時(shí)導(dǎo)通。即：輸出低電平。僅當(dāng)A=B=0時(shí)，T2和T2’同時(shí)截止，T5截止而T4導(dǎo)通，即：輸出高電平。二、集電極開路的門電路（OC門）二、集電極開路的門電路（OC門）普通與非門輸出端“線與”會(huì)產(chǎn)生短路電流損壞器件，如下圖。用OC門合理選擇上拉電阻R，可“線與”。二、集電極開路的門電路（OC門）輸出高電平（m為負(fù)載門輸入端的個(gè)數(shù)）保證vOH≥VOH二、集電極開路的門電路（OC門）輸出低電平（m’為負(fù)載門的個(gè)數(shù)）保證iL≤ILM例題P80例2.4.42.4.4其他類型的TTL門電路三、三態(tài)輸出門電路（TS門）EN電路狀態(tài)輸出0P=0T5截止P=0D導(dǎo)通vB4=0.7VT4截止1D截止2.4.5TTL電路改進(jìn)系列1.74系列（CT1000系列）2.74H系列（CT2000系列）：高速系列特點(diǎn)：采用達(dá)林頓結(jié)構(gòu)、減小電阻，平均傳輸延遲時(shí)間縮短了一半，功耗增加一倍。3.74S系列（CT3000系列）：肖特基系列特點(diǎn)：在74H系列基礎(chǔ)上采用肖特基三極管SBD，開啟電壓0.3-0.4V，進(jìn)一步提高了速度。4.74LS系列（CT4000系列）：特點(diǎn)：在74H系列基礎(chǔ)上加大電阻，延遲-功耗積最小，獲得廣泛應(yīng)用。另有74AS、74ALS、54、54H、54S、54LS系列參考P86-872.6CMOS門電路MOS管的開關(guān)特性（以N溝道MOS管為例）B（Base）：襯底S（Source）：源極G（Gate）：柵極D（Drain）：漏極vGS=0N溝道P溝道增強(qiáng)型vGS=0，iD=0無導(dǎo)電溝道vGS≥vGS(th)≥0正壓開啟0≥vGS≥vGS(th)負(fù)壓開啟耗盡型vGS=0，iD≠0有導(dǎo)電溝道vGS≤vGS(off)≤0負(fù)壓開啟vGS≥vGS(off)≥0正壓開啟2.6CMOS門電路MOS管類型MOS的開關(guān)特性：Ｎ溝道增強(qiáng)型MOS管的導(dǎo)電特性：VGS>VGS(th)N

時(shí)導(dǎo)通，相當(dāng)于開關(guān)接通；VGS<VGS(th)N

時(shí)截止，相當(dāng)于開關(guān)斷開。VGS(th)N

為幾伏的正壓；P溝道增強(qiáng)型MOS管的導(dǎo)電特性：VGS<VGS(th)P

時(shí)導(dǎo)通，相當(dāng)于開關(guān)接通；VGS>VGS(th)P

時(shí)截止，相當(dāng)于開關(guān)斷開，VGS(th)P

為幾伏的負(fù)壓。2.6CMOS門電路2.6.1CMOS反相器的工作原理一、電路結(jié)構(gòu)vI=VIL=0|vGS1|=VDD>|VGS(th)P|T1導(dǎo)通vGS2=0<VGS(th)N

T2截止vO=VDDvI=VIH=VDDvGS1=0<|VGS(th)P|T1截止vGS2=VDD>VGS(th)N

T2導(dǎo)通vO=0實(shí)現(xiàn)反相器的邏輯功能VOH=VIH=VDD“1”，VOL=VIL=0“0”2.6.1CMOS反相器的工作原理二、電壓傳輸特性和電流傳輸特性2.6.1CMOS反相器的工作原理二、電壓傳輸特性和電流傳輸特性（微功耗）2.6.2CMOS反相器的靜態(tài)輸入特性和輸出特性一、輸入特性0≤vI≤VDD保護(hù)電路不起作用vI>VDD+0.7VD1導(dǎo)通vI<-0.7VD2導(dǎo)通二、輸出特性低電平輸出（灌電流）二、輸出特性高電平輸出（拉電流）CMOS門的參數(shù)1.CMOS結(jié)構(gòu)電路為微功耗器件。2.因?yàn)閂DD的取值范圍可為3-18V，CMOS反相器的電壓傳輸特性因VDD不同而有多條。3.VIH=VOH

≈VDD，VIL=VOL≈0V，VTH=VDD許多參數(shù)都與電源電壓有關(guān)，電源電壓VDD不同，各項(xiàng)指標(biāo)：如噪聲容限、傳輸延遲時(shí)間、動(dòng)態(tài)功耗……都不同。2.6.4CMOS反相器的動(dòng)態(tài)特性一、傳輸延遲時(shí)間tPd比TTL電路大，CC4000系列為45納秒，VDD大，tPd小。二、交流噪聲容限VDD大，VNA大。三、動(dòng)態(tài)功耗PD：動(dòng)態(tài)功耗，毫瓦數(shù)量級(jí)，與VDD的平方成正比。PS：靜態(tài)功耗，微瓦數(shù)量級(jí)，微功耗。2.6.5其他類型的CMOS門電路一、其他邏輯功能的CMOS門電路（原理電路）1.與非門：NMOS管串聯(lián)，PMOS管并聯(lián)。2.6.5其他類型的CMOS門電路一、其他邏輯功能的CMOS門電路（原理電路）2.或非門：NMOS管并聯(lián)，PMOS管串聯(lián)。2.6.5其他類型的CMOS門電路3.原理電路使用的問題（1）原理電路輸出電阻受輸入端狀態(tài)的影響。（以與非門為例）A=B=1（Y=0）：T1截止、T2導(dǎo)通（A=1）T3截止、T4導(dǎo)通（B=1）RO=RON2+RON4=2RONA=1、B=0（Y=1）：T1截止、T2導(dǎo)通（A=1）T3導(dǎo)通、T4截止（B=0）RO=RON3=RON。A=0、B=1（Y=1）：T1導(dǎo)通、T2截止（A=0）T3截止、T4導(dǎo)通（B=1）RO=RON1=RON。A=0、B=0（Y=1）：T1、T3導(dǎo)通（A=1、B=1）T2、T4截止RO=RON1//RON3=RON/2。最大與最小相差四倍2.6.5其他類型的CMOS門電路（2）原理電路輸出的高、低電平受輸入端數(shù)目影響。（以與非門為例）A=0、B=0（Y=1）：T2導(dǎo)通（A=0）T4導(dǎo)通（B=0）vOL=2VOLVOL和輸入端數(shù)目有關(guān)。2.6.5其他類型的CMOS門電路二、帶緩沖級(jí)的CMOS門電路（實(shí)用電路）1.與非門2.6.5其他類型的CMOS門電路二、帶緩沖級(jí)的CMOS門電路2.或非門2.6.5其他類型的CMOS門電路三、漏極開路的門電路（OD門）2.6.5其他類型的CMOS門電路四、CMOS傳輸門和雙向模擬開關(guān)（雙向器件）CMOS傳輸門在時(shí)C=0、：高阻態(tài)C=1、：V0=VI信號(hào)雙向傳遞2.6.5其他類型的CMOS門電路四、CMOS傳輸門和雙向模擬開關(guān)雙向模擬開關(guān)可傳輸連續(xù)變化的模擬電壓信號(hào)。2.6.5其他類型的CMOS門電路五、三態(tài)輸出的CMOS門電路：T1’、T2截止，呈高阻態(tài)。：T1’導(dǎo)通，T1、T2由A控制。

Y=A本章小結(jié)一.集成門的類型

1.基本邏輯門2.復(fù)合邏輯門3.邏輯門的其他類型二常見TTL和CMOS電路的參數(shù)參數(shù)74LS4000VCC/V55VIH(min)/V2.03.5VIL(max)/V0.81.5VOH(min)/V2.74.6VOL(max)/V0.50.05IIH(max)/μA200.1IIL(max)/mA-0.4-1×10-3IOH(max)/mA-0.4-0.51IOL(max)/mA80.51tpd/ns1045P（功耗/門）/mW25×10-3TTL、CMOS門的性能比較：

74系列（TTL）CC4000系列電源電壓5V每片功耗10mW輸出幅度小負(fù)載能力強(qiáng)開關(guān)速度快，10納秒性能擴(kuò)展用專用器件使用時(shí)輸入電阻大于0.7-0.9K將影響邏輯功能電源電壓3-18V每片功耗0.005mW輸出幅度大負(fù)載能力差開關(guān)速度慢，45納秒性能擴(kuò)