一種改進(jìn)的超低壓電壓基準(zhǔn)源設(shè)計(jì)-設(shè)計(jì)應(yīng)用_第1頁
一種改進(jìn)的超低壓電壓基準(zhǔn)源設(shè)計(jì)-設(shè)計(jì)應(yīng)用_第2頁
一種改進(jìn)的超低壓電壓基準(zhǔn)源設(shè)計(jì)-設(shè)計(jì)應(yīng)用_第3頁
一種改進(jìn)的超低壓電壓基準(zhǔn)源設(shè)計(jì)-設(shè)計(jì)應(yīng)用_第4頁
一種改進(jìn)的超低壓電壓基準(zhǔn)源設(shè)計(jì)-設(shè)計(jì)應(yīng)用_第5頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

精品文檔-下載后可編輯一種改進(jìn)的超低壓電壓基準(zhǔn)源設(shè)計(jì)-設(shè)計(jì)應(yīng)用1概述在便攜式設(shè)備廣泛使用的今天,低電源電壓和低功耗已經(jīng)成為模擬電路設(shè)計(jì)的主要主題之一。其中電壓基準(zhǔn)源是模擬電路設(shè)計(jì)中的關(guān)鍵模塊,應(yīng)用廣泛。它一般要求低電源電壓敏感性,低溫度漂移特性。傳統(tǒng)的基準(zhǔn)源電路都是基于帶隙基準(zhǔn),利用標(biāo)準(zhǔn)CMOS工藝中的垂直PNP管,但輸出電壓一般為1.2V左右。隨著電路工作電壓的繼續(xù)下降,基準(zhǔn)源的輸出電壓也需要下降。作為可供選擇的另一種方案,可以利用閾值電壓的不同溫度特性產(chǎn)生電壓基準(zhǔn)。利用有選擇的溝道注入,不同濃度的柵注入引入功函數(shù)之差。但以上均不適用于標(biāo)準(zhǔn)的CMOS工藝。文獻(xiàn)[4]提出了一種新的設(shè)計(jì)思路,利用NMOS管△VGS的負(fù)溫度系數(shù)乘上權(quán)重與PMOS管的△VGS的負(fù)溫度系數(shù)相減后得到與溫度無關(guān)的基準(zhǔn)電壓,但MOS管閾值電壓溫度特性具有較大非線性,故該基準(zhǔn)輸出電壓的溫度系數(shù)一般大于30ppm/℃,只屬于一階溫度補(bǔ)償技術(shù)。因此本文利用襯底電壓偏置效應(yīng),來減小閾值電壓的非線性,改善電壓基準(zhǔn)源的溫度特性,達(dá)到二階曲率溫度補(bǔ)償,滿足高精度電路的要求。

2改進(jìn)的基準(zhǔn)電路

2.1電路工作原理

改進(jìn)的基準(zhǔn)產(chǎn)生電路,M5-M6,R1及兩個(gè)PNP晶體管Q1、Q2產(chǎn)生與溫度成正比的(PTAT)電流;M9和R2為M11提供可變的襯底偏壓來消除閾值電壓的非線性;M11與M12提供△VGS之間的差值產(chǎn)生基準(zhǔn)電壓;R3和R4為柵源電壓的比較提供權(quán)重。M10為其提供偏置電流?;鶞?zhǔn)電壓的表達(dá)式為:

化簡(jiǎn)后可得:

其中PMOS有襯底偏置效應(yīng),由上式可以看到閾值電壓具有非線性,而由(4)可知,φf的溫度系數(shù)為線性,如果可以在VBS中引入與φf的溫度呈線性而溫度系數(shù)相同的量,則可以消除系數(shù)K的影響,從而消除閾值電壓的非線性。引入PTAT電流后,PMOS管的襯底電壓為正溫度系數(shù)。另外由于PMOS的源電壓出現(xiàn)在根號(hào)下面,所以也可以近似認(rèn)為負(fù)溫度系數(shù)。從仿真波形(圖5)也可以看到假設(shè)是可以接受的。綜合起來VBS為正溫度系數(shù)。因此可以實(shí)現(xiàn)消除非線性的問題。M5-M8及兩個(gè)PNP管產(chǎn)生PTAT電流,得到VBS為:

因?yàn)楹髢身?xiàng)遠(yuǎn)小于項(xiàng),因此可以忽略得到:K=P12/P11,令(6)中后兩項(xiàng)為零,有

確定了K后,可以根據(jù)(2)令后兩項(xiàng)為零可以得到M11與M12的寬長(zhǎng)比S11/S12為:

2.2低壓運(yùn)放電路

為了產(chǎn)生PTAT電流,傳統(tǒng)的自偏置結(jié)果不能適用于低壓的情況。因此采用了NMOS差分對(duì)輸入的低壓運(yùn)放,電源電壓為1V:M24-M26為偏置電路,M21-M33為折疊式運(yùn)放,VN,VP為運(yùn)放的兩個(gè)輸入端,OUT1為運(yùn)放的輸出,C1進(jìn)行環(huán)路補(bǔ)償,調(diào)節(jié)偏置管M25及圖1中M5和M6管。

2.3啟動(dòng)電路

為了避免零電流狀態(tài)加入了M16-M20的啟動(dòng)電路。工作原理為:當(dāng)PTAT電流源電流為零時(shí),VN端為低電平,M16與M17構(gòu)成的反相器輸出高電平,M19和M20處于線性區(qū),M15導(dǎo)通向運(yùn)放的偏置管提供電流。當(dāng)PTAT電流源正常工作后,VN使M17導(dǎo)通,關(guān)斷M19,M20和M15從而不影響主電路的正常工作。

3仿真結(jié)果

3.1溫度特性的仿真

采用0.5CMOS工藝對(duì)電路的溫度特性、啟動(dòng)特性和電壓抑制比進(jìn)行了仿真分析。圖4為溫度特性仿真曲線,仿真掃描溫度范圍為-40℃—125℃。其溫度變化幅度約為0.42mV,溫度系數(shù)約為11ppm/℃。由于μn與μp的溫度系數(shù)略有不同,使得的基準(zhǔn)電壓還是與溫度有關(guān)。相比,本文實(shí)現(xiàn)了溫度的二階補(bǔ)償。

可以看到電壓近似為負(fù)溫度系數(shù)。因此利用它的這一性質(zhì)在中實(shí)現(xiàn)了一階溫度補(bǔ)償。也證實(shí)了在2.1節(jié)的分析中,可以用于產(chǎn)生線形特性的電壓VBE。

3.2啟動(dòng)電路的仿真

隨著電源電壓的身高,基準(zhǔn)電壓的輸出在大約200us后達(dá)到穩(wěn)定值。啟動(dòng)電路能正常上作。

3.3電源抑制比的仿真

仿真激勵(lì)為在室溫下,在直流電源上疊加一個(gè)1V的交流信號(hào)。測(cè)量基準(zhǔn)源輸出的變化,可以看到在100Hz和10MHz時(shí),電源抑制比分別為-58.6dB和-40dB。對(duì)比文獻(xiàn)[4]中數(shù)據(jù),得到了改善。原因是當(dāng)電源電壓波動(dòng)時(shí),M11管的襯底電位會(huì)跟隨變化。該特性滿足開關(guān)電源和LDO應(yīng)用要求。

4結(jié)論

本文利用NMOS管與PMOS管柵源電壓的溫度特性及襯底偏置效應(yīng),設(shè)訃了一種帶曲率補(bǔ)償輸出電壓約為233mv的電壓基準(zhǔn)源。首先詳細(xì)分析本文所采用的曲率補(bǔ)償原理,然后設(shè)計(jì)基準(zhǔn)模塊、低壓運(yùn)放和啟動(dòng)電路,給出了電路眭能仿真結(jié)果。該電路結(jié)構(gòu)簡(jiǎn)單,電源抑制特性較好,與傳統(tǒng)帶隙基準(zhǔn)電壓的溫度特性相似。利用0.5-CMOS工藝對(duì)電路進(jìn)行仿真,仿真結(jié)果表明:

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論