剛開(kāi)始用PSPICE仿真的時(shí)候容易遇到的問(wèn)題

剛開(kāi)始用PSPICE仿真的時(shí)候容易遇到的問(wèn)題剛開(kāi)始用PSPICE仿真的時(shí)候容易遇到的問(wèn)題剛開(kāi)始用PSPICE仿真的時(shí)候容易遇到的問(wèn)題真正的壓力是自己給的，而不是別人；同樣，你得到的成果也完全是你的，誰(shuí)也拿不去。winston1：元件到哪里去找？元件當(dāng)然是庫(kù)里，但不是Capturer的庫(kù)，而是PSpice的庫(kù)。最好的辦法是重新建一個(gè)PROJECT，建的時(shí)候選擇那個(gè)模擬和混合仿真的，然后建一個(gè)新的SCH，這時(shí)加載元件庫(kù)的時(shí)候加載的是PSPICE的庫(kù)而不是Capture的庫(kù)了。路徑：Capture\Library\pspice。重新加載庫(kù)，重新Place元件。直接從Capture中直接Copy過(guò)來(lái)，是不行的，那些元件都是沒(méi)有模型的，RUN的時(shí)候會(huì)在該元件的一個(gè)角上出現(xiàn)一個(gè)綠色的小圓圈，點(diǎn)擊它，會(huì)出現(xiàn)這樣的錯(cuò)誤提示：NoPSpiceTemplateforU3,ignoringo就是沒(méi)模型。下面是官方的說(shuō)法，不動(dòng)手做一正步還真不好理解：調(diào)用的器件必須有PSpice模型。首先，調(diào)用OrCAD軟件本身提供的模型庫(kù)，這些庫(kù)文件存儲(chǔ)的路徑為Capture\Library\pspice，此路徑中的所有器件都有提供PSpice模型，可以直接調(diào)用。其次，若使用自己的器件，必須保證*.olb、*.lib兩個(gè)文件同時(shí)存在，而且器件屬性中必須包含PSpiceTemplate屬性。2：激勵(lì)源怎么加？一般是這樣，建一個(gè)GND，從這里引出一個(gè)電流源或者電壓源，然后引出一個(gè)NET，和原理圖上NET響應(yīng)。這樣做的好處是不破壞原理圖，而且看起來(lái)方便。注意：PSPICE和CAPTURE的電源是不一樣的，它長(zhǎng)得和MULTISIM的差不多，是一個(gè)實(shí)體，而不是CAPTURE中的邏輯概念。3：怎么老提示FLOATINGPIN？SCHNET中一定要有一個(gè)網(wǎng)絡(luò)地，并且其名稱一定要為“0”。如果沒(méi)有，那么你連的再好，也總提示有N多引腳懸空。如果這兒沒(méi)有問(wèn)題了，還有這個(gè)提示的話，那么是什么地方?jīng)]連好了。處理方法：放大電路圖觀察，把所有可能的線都動(dòng)動(dòng)...4：元件管腳不讓?xiě)铱眨吭铱展苣_的處理：一般不能懸空。一般接一個(gè)上拉或者下拉電阻，給它一個(gè)固定的電平。一般按電路的功能給它接個(gè)10K的R然后接到VCC或者GND就可以了。5：什么是瞬態(tài)分析？例如分析一個(gè)555延時(shí)電路上電以后經(jīng)過(guò)多長(zhǎng)時(shí)間才發(fā)出一個(gè)高電平，那就是應(yīng)該用瞬態(tài)分析。當(dāng)然，時(shí)間要預(yù)先計(jì)算好。比如1.1RC=2s，結(jié)果仿真只做到1ms，那就看不到什么現(xiàn)象了。6：建立一個(gè)合適的仿真PROFILE十分重要。7：直流分析的時(shí)候有個(gè)線性的東東很好用。8：輸出怎么辦？如果要看一點(diǎn)的電壓，不用專門(mén)拉一個(gè)OUT出來(lái)，PSPICE里有一個(gè)V的圖標(biāo)，把它點(diǎn)一下會(huì)出來(lái)一個(gè)電壓探測(cè)筆，放到哪根線上就能測(cè)哪根線的電壓波形了。電流的同理。開(kāi)關(guān)電源PsPice仿真技巧及收斂性問(wèn)題摘要：本文主要講述了開(kāi)關(guān)電源的Pspice仿真中，速度與精度的權(quán)衡，收斂性問(wèn)題的常規(guī)解決方法。收斂性問(wèn)題快速解決辦法目前最最快速的辦法，就是用16.0以上的版本，有自動(dòng)收斂功能，能解決至少95%以上的收斂性問(wèn)題。但對(duì)于原理，還是要需要了解下面一些知識(shí)。在做開(kāi)關(guān)電源仿真時(shí)，經(jīng)常會(huì)遇到收斂性的問(wèn)題。我也在其中遇到各種各樣的收斂性問(wèn)題，根據(jù)我的經(jīng)驗(yàn)和前輩的傳授，下面我對(duì)這個(gè)問(wèn)題進(jìn)行一個(gè)說(shuō)明。如果在仿真時(shí)遇到收斂性問(wèn)題，快速解決辦法如下：設(shè)置.OPTION設(shè)置里的一些選項(xiàng)。_ABSTOL=0.01u(Default=1p)_VNTOL=10u(Default=1u)_GMIN=0.1n(Default=1p)_RELTOL=0.05(Default=0.001)_ITL4=500(Default=10)這些設(shè)置可以解決大多收斂性問(wèn)題，當(dāng)然如果電路中的錯(cuò)誤，它是解決不了的。如果模型不夠精確，上面的設(shè)置需要實(shí)時(shí)調(diào)整才能得到想要的結(jié)果。開(kāi)關(guān)仿真中速度與精度的權(quán)衡開(kāi)關(guān)仿真就是仿真時(shí)有很多重復(fù)的周期性的上升下降信號(hào)的仿真，比如開(kāi)關(guān)電源的仿真。在這種仿真中，需要丟棄一些仿真時(shí)間點(diǎn)，不然仿真將會(huì)非常慢。而盡管如此，開(kāi)關(guān)電源的仿真還是非常慢。這種仿真中，pspice的時(shí)間步長(zhǎng)會(huì)在一個(gè)很大的步長(zhǎng)范圍內(nèi)波動(dòng)。這個(gè)波動(dòng)范圍主要由一些設(shè)置限定，比如RELTOL,ABSTOL,VNTOL等。因?yàn)樗蔷€性迭代算法，為了在信號(hào)的上升沿和下降沿得到限定精度范圍內(nèi)的值，在沿處理時(shí)，它需要提高步長(zhǎng)細(xì)度，否則難以得到限定的仿真精度。因?yàn)橐话憧尚诺姆抡婢仁遣豢赡苡刑蟮恼`差的。為解決這種問(wèn)題，通?？梢酝ㄟ^(guò)設(shè)置TRTOL=25(DEFAULT7),和TMAX，將時(shí)間步長(zhǎng)限定在開(kāi)關(guān)周期的1/10到1/100之間。這樣做基本可以提高一倍的仿真速度。當(dāng)然精度應(yīng)該在可接受范圍內(nèi)。收斂性問(wèn)題在進(jìn)行DC和瞬態(tài)仿真時(shí)，SPICE會(huì)先給每一個(gè)節(jié)點(diǎn)假定一個(gè)初始值，然后通過(guò)誤差范圍內(nèi)的數(shù)次迭代，最終得到一個(gè)誤差范圍內(nèi)的結(jié)果，這個(gè)迭代次數(shù)也是有限定的，通過(guò)ITL來(lái)限定。如果在限定的迭代次數(shù)內(nèi)沒(méi)能得到誤差范圍內(nèi)的結(jié)果，那么仿真器會(huì)產(chǎn)生收斂性的問(wèn)題。在DC分析時(shí)會(huì)出現(xiàn)如“NoconvergenceinDCanalysis,”“Singularmatrix,”“GMINsteppingfailed,”“Sourcesteppingfailed.”等提示，同時(shí)，仿真也停止了。在瞬態(tài)仿真中，仿真器會(huì)實(shí)時(shí)調(diào)節(jié)時(shí)間步長(zhǎng)以求能迭代出誤差范圍內(nèi)的結(jié)果，但如果在設(shè)定的時(shí)間步長(zhǎng)范圍內(nèi)沒(méi)能得到結(jié)果，仿真器會(huì)產(chǎn)生“Timesteptoosmall”的提示。收斂性問(wèn)題會(huì)以各種形式出現(xiàn)，但主要有以下三種根本原因：一、電路結(jié)構(gòu)不當(dāng)二、器件模型不當(dāng)三、仿真器設(shè)置不當(dāng)DC分析時(shí)，也有可能不正確的初始值設(shè)置、模型的不連續(xù)性（如果其中有理想開(kāi)關(guān)）、不穩(wěn)定的工作點(diǎn)、或虛的電路阻抗。瞬態(tài)仿真問(wèn)題則主要是因?yàn)槟Ｐ偷牟贿B續(xù)性、不當(dāng)?shù)碾娐方Y(jié)構(gòu)、電源、或是寄生參數(shù)等。如果電路的阻抗太高或是太低都可能產(chǎn)生收斂性問(wèn)題。通常，可以通過(guò)根據(jù)問(wèn)題的提示逐步調(diào)地節(jié)仿真器的設(shè)置。這樣做的不足之處是它可能掩蓋了電路不穩(wěn)定的真相。當(dāng)然如果電路的模型建得足夠好，是不會(huì)有收斂性問(wèn)題發(fā)生的。常用方法：許多開(kāi)關(guān)電源的仿真收斂性問(wèn)題都可以通常設(shè)置.OPTION中的GMIN選項(xiàng)來(lái)進(jìn)行修復(fù)。這個(gè)選項(xiàng)的作用是將方程矩陣保持在良好的狀態(tài)下。其默認(rèn)值是1p，通常將它設(shè)置到1n到10n之間就能解決大多收斂性問(wèn)題。GMIN步增長(zhǎng)方式是PSPICE和SPICE3中用來(lái)提高DC仿真收斂性問(wèn)題的很好的方法。Pspice中將RELTOL設(shè)置成大于0.01也可能帶來(lái)收斂性問(wèn)題。設(shè)置ABSTOL大于0.1u能解決電流大于幾安培時(shí)的問(wèn)題，但也可能帶來(lái)更多的問(wèn)題。通常，在電路結(jié)構(gòu)進(jìn)行調(diào)整時(shí)，可能需要進(jìn)行很多次不同的.OPTION的設(shè)置，但一旦電路的模型建得夠好時(shí)，所有的問(wèn)題都沒(méi)有了。如果實(shí)在不行，可以將初始值都設(shè)置成0。最好的辦法就是一行一行地看電路的網(wǎng)表，以修正其中的不發(fā)之處。大多收斂性問(wèn)題都可能是軟件的問(wèn)題，但也還是有少部分時(shí)候是電路本身的問(wèn)題，特別是對(duì)自己電路不十分了解的人。DC收斂性問(wèn)題通常解決的辦法有以下幾種：一、檢查電路的拓樸結(jié)構(gòu)和電路連接1、確認(rèn)所有器件都連對(duì)了，包括極性。2、確認(rèn)語(yǔ)法錯(cuò)誤，包括單位沒(méi)錯(cuò)(如MEG和M的不同)3、確認(rèn)所在節(jié)點(diǎn)對(duì)地都有直流通路。4、確認(rèn)電源都是真實(shí)值，特別是沿處。5、確認(rèn)受控源的正確性，如受表達(dá)式控制的源中，表達(dá)式中分子中不能有0二、將ITL1增加到400三、加入.NODESETs：如.NODESETV(6)=0。四、給二極管、三極管SD極并一個(gè)大電阻，用來(lái)模擬漏電流和實(shí)際的溝道阻抗。五、用脈沖源模擬直流源六、加入U(xiǎn)IC在TRAN仿真中。TRAN收斂性問(wèn)題一、檢查電路的拓樸結(jié)構(gòu)和電路連接二、設(shè)置TELTOL=0.01或0.005三、設(shè)置ITL4=500四、減小ABSTOL和VNTOL。五、靠近實(shí)際地建立電路模型，加入寄生參數(shù)等。六、減小升、降沿的速度。七、加入U(xiǎn)IC八、如果仿真器支持，將收斂方法改成GEAR。基本上我就是用了上面的方法解決了我遇到的問(wèn)題。當(dāng)然，目前，對(duì)于建模方面，還有不少的東西需要學(xué)習(xí)與研究。目前我所建立的模型還有很多問(wèn)題，要么是不夠精確，甚至于都不能正確工作；要么是仿真速度很慢，當(dāng)然，開(kāi)關(guān)電源本身的特點(diǎn)也決定了速度與精確度的矛盾性，但對(duì)于我來(lái)說(shuō)，還是有很多東西需要提高。關(guān)于建模器件模型的正確建立，不僅要對(duì)器件的物理和電氣特性有深入的理解，還需要對(duì)常用的應(yīng)用電路有相當(dāng)?shù)氖煜こ潭?。否則，建模，就是一個(gè)不可能完成的任務(wù)！器件的數(shù)據(jù)手冊(cè)是建模的基礎(chǔ)，但記住一條：“盡可能用最簡(jiǎn)單的模型?！毕旅媸且恍┬〖?xì)節(jié)：一、越簡(jiǎn)單越好，復(fù)雜的模型會(huì)導(dǎo)致很慢的仿真速度。g電路。所以實(shí)際電路板的制作，還是非常重要的。三、一個(gè)部分一個(gè)部分地寫(xiě)電路中的模型，特別是器件模型較復(fù)雜時(shí)。四、對(duì)于可重用的模型，做成子電路。五、對(duì)模型要有好的說(shuō)明文檔，不然一段時(shí)間后，自己都不知道是怎么建立的，有什么功能。六、對(duì)于器件廠商提供的模型，在利用時(shí)要慎重考慮，最好是很好地驗(yàn)證。很多的都有很多限制甚至是不對(duì)的。七、半導(dǎo)體器件的模型中，一定要有結(jié)電容和傳輸時(shí)間參數(shù)。八、用,model來(lái)表示一個(gè)大的器件時(shí)，如果測(cè)試結(jié)果不夠精確，可以改用子電路來(lái)表示。九、對(duì)于形為級(jí)的開(kāi)關(guān)電源器件模型，很多模型都是沒(méi)有進(jìn)行過(guò)完全測(cè)試的。能在一個(gè)工作點(diǎn)工作，但不一定能在所有點(diǎn)都能正確工作。CAPTURE到ALLEGRO的信號(hào)屬性分配與差分對(duì)的建立現(xiàn)在的設(shè)計(jì)經(jīng)常運(yùn)行在ns級(jí)甚至更快的邊緣速率。在如此快的速度下，在設(shè)計(jì)周期中盡早解決時(shí)序問(wèn)題就變得尤其重要。處理好這個(gè)問(wèn)題，就會(huì)使產(chǎn)品盡早上世。解決高速問(wèn)題需要在原理圖設(shè)計(jì)階段早確認(rèn)，早分析，早規(guī)范?，F(xiàn)在CAPTURE處理高速電氣約束并使它們通過(guò)一個(gè)完整的FRONT-TO-BACK流程，可以使新的GUI界面在屬性編輯器PROPERTYEDITOR中分配信號(hào)流屬性，如PROPAGATION_DELAYRELATIVE_PROPAGATION_DELAYRASTNEST_SCHEDULE等等。同樣是出于盡早解決高速問(wèn)題的目的，CAPTURE提供了在原理圖繪制后建立差分對(duì)的功能。差分對(duì)屬性表示一對(duì)FLAT網(wǎng)絡(luò)將以一樣的方式布線，信號(hào)關(guān)于同樣的參考值以相反的方向流動(dòng)。這使其抗干擾性得到增強(qiáng)，電路中的任何電磁噪聲都將被移除。ALLEGROSPB15.5簡(jiǎn)介CADENCE公司的ALLEGROSPB15.5軟件對(duì)PCB板級(jí)的電路系統(tǒng)設(shè)計(jì)流程包括原理圖輸入，數(shù)字、模擬及混合電路仿真，F(xiàn)PGA可編程邏輯器件設(shè)計(jì)，自動(dòng)布局布線，印刷電路板圖及生產(chǎn)制造數(shù)據(jù)輸出，以及針對(duì)高速PCB板電路的信號(hào)完整性分析等，從前到后提供了完整的輸入、分析、版圖編輯和制造的全線EDA輔助設(shè)計(jì)工具。一般設(shè)計(jì)流程如下：設(shè)置CAPTURE工作參數(shù)制作元器件創(chuàng)建原理圖設(shè)計(jì)PCB設(shè)計(jì)預(yù)處理設(shè)置ALLEGRO工作環(huán)境建立焊盤(pán)與元件封裝符號(hào)加載網(wǎng)絡(luò)表建立板框，限制區(qū)域和板的疊層定義設(shè)計(jì)規(guī)則元件布局建立VCC和GND平面交互式布線用SPECCTRA進(jìn)行自動(dòng)布線最優(yōu)化布線完成布線產(chǎn)生坐標(biāo)，報(bào)表產(chǎn)生生產(chǎn)輸出今天PSPICE的學(xué)到的東西和遇到的問(wèn)題希望這東西本就是可有可無(wú)的；因?yàn)?，它所起的作用完全取決于你對(duì)待它的態(tài)度。Winston1：二極管的輸出特性2：三極管的輸出特性曲線及放大倍數(shù)的測(cè)量3：如何利用SecondarySweep根據(jù)不同的參數(shù)一次掃描出幾條曲線4：555延時(shí)電路怎么還是仿真得不對(duì)..5：7管腳的作用？怎么拉上拉電阻?PSPICE的基本應(yīng)用流程應(yīng)該還是掌握了一點(diǎn)了，矛盾的重點(diǎn)馬上轉(zhuǎn)移到電路的設(shè)計(jì)上來(lái)了?？偸怯械?.總是有的..要沒(méi)有阻力我們的生活還有勁么？....今天最后的心得：電腦不是人，它沒(méi)有人的思維；電路設(shè)計(jì)還是要靠自己的大腦；記住，電腦只能仿真..所以，需要功能仿真的電路在仿真之前，其基本工作狀態(tài)和大概的流程應(yīng)該是確定的。如果一個(gè)芯片你還不太熟悉它的用法，即使把它在電路搭出來(lái)那也是很危險(xiǎn)的。最最后的心得：一個(gè)電子設(shè)計(jì)者應(yīng)該對(duì)他設(shè)計(jì)的電路中的每一個(gè)元件每一個(gè)管腳每一根引線的作用工作狀態(tài)都要了如指掌，就像一個(gè)男人了解他喜歡的姑娘一樣。MMY，是不是因?yàn)闆](méi)有認(rèn)真談過(guò)一場(chǎng)戀愛(ài)才導(dǎo)致我現(xiàn)在這種狀態(tài)么？累了，先休息一下，明天接著來(lái)PSPICE中脈沖激勵(lì)源的產(chǎn)生年少的時(shí)候容易一時(shí)沖動(dòng)要去做某件事，然而不管你做了還是沒(méi)有，你都將為之后悔比如結(jié)婚。winston利用PSPICE進(jìn)行仿真時(shí)，如果需要脈沖激勵(lì)源，比如方波，利用VPULSE是一種簡(jiǎn)便可行的辦法。VPULSE在SOURSE庫(kù)中，它有七個(gè)參數(shù)，如下：VI：低電平，如-5VV2：高電平，如+5VTD：第一個(gè)脈沖相對(duì)于0時(shí)刻的延遲時(shí)間，一般為一個(gè)非零值，如1s，2sTR:脈沖上升時(shí)間，如果為方波，則為0sTF:脈沖下降時(shí)間，如果為方波，則為0sPW：脈沖寬度，為上升到V2后到下降前的寬度PER:脈沖周期，其值要大于TR+TF+PW，否則得到不想要的結(jié)果。另外，PER如果不等于TR+TF+PW，則多出的部分其值為0；如果等于，則為一個(gè)標(biāo)準(zhǔn)的方波。三角波，梯形波等的產(chǎn)生同理；電流源同理（IPULSE）。PSPICE仿真中遇到的一個(gè)小問(wèn)題~日積月累，積勞成疾winston關(guān)鍵詞：CannotlinializeProfile；PSPICE；ORCAD；CADENCE；仿真；晚上弄到兩點(diǎn)多~給死胖子做幾份高頻電路的PSPICE仿真的報(bào)告~呵呵~1：王大頭還在死胖子那里啊，怎么著也得做個(gè)樣子，也許死胖子心情好的話會(huì)對(duì)大頭好一點(diǎn)，讓大頭安安心心地考完研吧~2：一定要死胖子請(qǐng)客的哦~怎么著我也加班熬夜到兩點(diǎn)多為了一個(gè)又懶又笨的胖子做我好久沒(méi)做的仿真~3：吃飯挖苦倒還在其次，其實(shí)我給他做報(bào)告也是有私心的~Cadence,Orcad,pspice已經(jīng)有很久沒(méi)用了~何況又是高理非線性電路~基本上都忘光了~自己想練練手~4：這回的板子一定要CADENCE畫(huà)出來(lái)的~熟悉下CAPTURECIS~嗯~不錯(cuò)，一舉多得~好~重新裝上CADENCE，這次裝得奇快~只用了二十分鐘~LL~難道電腦變快了？好~打開(kāi)CAPTURECIS，選中A/DPROJECT，畫(huà)好高頻小信號(hào)放大器~一切就緒，開(kāi)始仿真~點(diǎn)"Pspice”“NewSimulationProfile”，問(wèn)題