低相位噪聲和寬調(diào)諧范圍的5-GHz壓控振蕩器設(shè)計-設(shè)計應(yīng)用

精品文檔-下載后可編輯低相位噪聲和寬調(diào)諧范圍的5-GHz壓控振蕩器設(shè)計-設(shè)計應(yīng)用摘要：本文采用TSMC0.35μmBiCMOS工藝,設(shè)計了一個應(yīng)用于無線收發(fā)機(jī)系統(tǒng)中頻率綜合器的低相位噪聲和寬調(diào)諧范圍的5-GHzVCO。采用HBT-PMOS交叉耦合互補(bǔ)結(jié)構(gòu),實現(xiàn)了中心頻率為5GHz,調(diào)諧范圍為460MHz,在5GHz頻偏100KHz時相位噪聲為-101.57dBc/Hz的VCO。電源電壓為2.6V,總直流消耗為9.74mA,總直流功耗為25.324mW。

1引言

雖然近年來通信技術(shù)得到了前所未有的發(fā)展，但是人們在通信技術(shù)不斷發(fā)展的同時，對各個通信系統(tǒng)的性能要求也日益提高，以至于現(xiàn)存的通信系統(tǒng)仍然需要發(fā)展，需要科技工作者不斷解決更加苛刻的技術(shù)難題。在眾多技術(shù)難題中，如何實現(xiàn)高性能的單片全集成射頻壓控振蕩器仍然是挑戰(zhàn)性的技術(shù)難題。

隨著無線通信的不斷發(fā)展，頻率資源越來越成為稀缺而珍貴的資源。為了使得無線通信系統(tǒng)能夠充分地利用頻率資源，并且能夠在信號微弱以及臨近信道信號干擾強(qiáng)的惡劣條件實現(xiàn)高性能的通信，各種無線通信系統(tǒng)在射頻前端普遍地采用頻率合成器技術(shù)[1]。高性能的頻率合成器通常采用鎖相環(huán)技術(shù)實現(xiàn)[2]。鎖相環(huán)通用方框圖如圖1所示：

圖1基于鎖相環(huán)的頻綜系統(tǒng)方框圖

在上述頻率合成系統(tǒng)中，反饋環(huán)路將使輸出頻頻為參考頻率的N/N+1倍，如果這個參考頻率采用穩(wěn)定的低頻石英晶體振蕩器實現(xiàn)，那么該頻率合成器系統(tǒng)輸出頻率的穩(wěn)定性將取決于環(huán)路中壓控振蕩器的相位噪聲特性。為了確保壓控振蕩器具有低的相位噪聲，通常采用LC-tank結(jié)構(gòu)構(gòu)成高性能的壓控振蕩器[3]。雖然在新的世紀(jì)里，對低相位噪聲VCO的研究取得令人矚目的成就，但是高性能單片集成的射頻VCO芯片的設(shè)計仍然是一項十分艱巨的任務(wù)。本文將基于一種新的VCO結(jié)構(gòu)，采用有效的方法該降低該VCO的相位噪聲，從而得到高性能的VCO。

2VCO電路的設(shè)計

根據(jù)眾所周知的Lee相位噪聲模型[4]，為了得到盡可能低的相位噪聲，諧振電路的品質(zhì)因數(shù)必須盡可能的大。由于基于當(dāng)前的工藝技術(shù)實現(xiàn)高品質(zhì)因數(shù)的電感很困難，從而導(dǎo)致基于當(dāng)前的工藝技術(shù)實現(xiàn)高品質(zhì)因數(shù)的諧振電路也很困難。所以，為了得到盡可能的低的相位噪聲，在給定工藝條件下，必須采用工藝允許的品質(zhì)因數(shù)的電感來實現(xiàn)高品質(zhì)因數(shù)的諧振電路，同時，還必須考慮其它相位噪聲降低技術(shù)。

根據(jù)Hajimiri提出的線性時變相位噪聲理論模型[5]，由周期性準(zhǔn)穩(wěn)態(tài)噪聲電流所引起的相位噪聲可以表示為：

NMOS器件，將使得VCO的性能得到顯著的改善。采用該結(jié)構(gòu)的VCO便是PMOS-HBT交叉耦合互補(bǔ)結(jié)構(gòu)的VCO。由于降低1/f噪聲對相位噪聲的影響，所以該結(jié)構(gòu)能得到較好的相位噪聲特性。因此，本文將采用如圖2所示的PMOS-HBT交叉耦合互補(bǔ)振蕩器結(jié)構(gòu)。

在上述結(jié)構(gòu)中，變?nèi)荻O管(G0,G1)，開關(guān)對(NM0和NM1,NM3和NM4)，電感(L0,L1)以及有源器件的寄生電容，共同構(gòu)成壓控振蕩器的諧振電路，而PMOS(PM0,PM1)HBT(Q0,Q1)交叉耦合互補(bǔ)結(jié)構(gòu)產(chǎn)生負(fù)阻，為電路補(bǔ)充因諧振電路的損耗而消耗掉的能量，從而維持電路持續(xù)振蕩。為了實現(xiàn)電路的全集成，并能夠得到盡可能高的品質(zhì)因數(shù)，電感(L0,L1)采用片上螺旋電感。因為電路要實現(xiàn)寬調(diào)諧范圍，所以采用調(diào)諧范圍比較寬，品質(zhì)因數(shù)很高的MOS變?nèi)荻O管作為調(diào)諧電容。開關(guān)對(NM0和NM1,NM3和NM4)通過控制位(B0,B1)來控制開關(guān)的關(guān)和開，從而實現(xiàn)數(shù)字調(diào)諧，這樣不僅能夠展寬調(diào)諧范圍，同時還能夠保證調(diào)諧增益具有相對較好的線性度[9]。調(diào)諧增益的線性度越好，控制電壓鏈路的噪聲對輸出相位噪聲的干擾也就越小。

3驗證結(jié)果

基于TSMC0.35μmSiGeBiCMOS工藝，并采用高性能電路仿真軟件CadenceSpectreRF實現(xiàn)設(shè)計。對電路進(jìn)行設(shè)計時，首先設(shè)計諧振電路，考慮到有源器件的寄生電容效應(yīng)，以及工藝的偏差和溫度補(bǔ)償，所設(shè)計的諧振電路的諧振頻率應(yīng)該高于調(diào)諧帶寬的頻率。在設(shè)計電路時，直流偏置電流應(yīng)使該VCO工作在流控區(qū)域，這樣可以降低電路的輸出相位噪聲[5]。為了進(jìn)一步降低相位噪聲，PMOS和HBT的器件參數(shù)進(jìn)行優(yōu)化調(diào)整，使VCO電路輸出信號保持良好的對稱性。通過CadenceSpectreRF仿真器仿真的輸出頻率結(jié)果如圖3所示。

在0到3V的調(diào)諧電壓范圍內(nèi)，該VCO電路的輸出頻率范圍為4.78GHz到5.244GHz，調(diào)諧帶寬為444MHz。在4.78GHz到5.244GHz的頻率范圍內(nèi)對相位噪聲的仿真結(jié)果如圖4所示。在4.78GHz到5.244GHz的調(diào)諧范圍內(nèi)，在頻偏100KHz時，輸出相位噪聲的范圍為-99.16dBc/Hz到-101.4dBc/Hz。該VCO電路的性能總結(jié)如表1所示。

4總結(jié)

現(xiàn)代SiGeBiCMOS工藝不僅提供了用于實現(xiàn)高集成度的CMOS工藝，而且也提供了噪聲特性優(yōu)異的HBT工藝，使制作高興能射頻集成電路成為可能。本論文基于TSMC0.35μmSiGeBiCMOS工藝，采用PMOS-HBT交叉耦合互補(bǔ)結(jié)構(gòu)實現(xiàn)了調(diào)諧帶寬為444MHz，頻偏100KHz時，相位噪聲-100dBc/Hz的VCO。

本文創(chuàng)新點：當(dāng)前流行的RFICVCO設(shè)計結(jié)構(gòu)是PMOS-NMOS交叉耦合互補(bǔ)結(jié)構(gòu)，雖然該結(jié)構(gòu)具有較好相位噪聲特性，但是NMOS器件的閃爍噪聲