集成電路發(fā)展技術(shù)

電子產(chǎn)品創(chuàng)新設(shè)計(jì)的認(rèn)知集成電路發(fā)展技術(shù)1集成電路設(shè)計(jì)技術(shù)的發(fā)展1947年貝爾實(shí)驗(yàn)室WilliamB.Shockley,WalterH.Brattain,JohnBardeen發(fā)明晶體管，獲得1956的諾貝爾物理獎(jiǎng)。晶體管是20世紀(jì)最偉大的發(fā)明，可以與蒸氣機(jī)的發(fā)明相提并論。1集成電路設(shè)計(jì)技術(shù)的發(fā)展1集成電路設(shè)計(jì)技術(shù)的發(fā)展1952年英國皇家信號(hào)與雷達(dá)站的G.W.A達(dá)默首次提出集成電路的設(shè)想，他認(rèn)為，根據(jù)電子線路的需要，可以將電子線路中的晶體管，二極管和其他必要的電子元件統(tǒng)統(tǒng)都制作(集成)在單個(gè)半導(dǎo)體晶片上，從而構(gòu)成一個(gè)具有預(yù)定功能的電子線路。由于當(dāng)時(shí)缺乏先進(jìn)的工業(yè)手段，達(dá)默的這種設(shè)想無法得以實(shí)現(xiàn)。1957年4月雷達(dá)站與普利西公司商議制成半導(dǎo)體集成電路模型，因而造成了英國人達(dá)默首先發(fā)明集成電路的說法。1集成電路設(shè)計(jì)技術(shù)的發(fā)展1958年12月12日，TI公司的工程師JackKilby發(fā)明第一塊集成電路。1952年,全球聯(lián)合公司的基爾比到晶體管的發(fā)祥地貝爾實(shí)驗(yàn)室參加晶體管技術(shù)研討班，學(xué)習(xí)了晶體管的知識(shí)和制造技術(shù)。1958年5月，35歲的基爾比(J.Kilby)加入TI公司，任職還不到兩個(gè)月，這時(shí)候TI公司交給他一個(gè)任務(wù)，要他把晶體管電路擠進(jìn)一個(gè)很小的空間，為軍方制作一種"微模組件”。1集成電路設(shè)計(jì)技術(shù)的發(fā)展當(dāng)時(shí)美國政府設(shè)立研究晶體管電路小型化的基金，以便適應(yīng)美國軍方為趕超蘇聯(lián)1957年發(fā)射第一顆人造衛(wèi)星的需要。Kilby設(shè)想，與其煞費(fèi)苦心地組裝那些晶體管，倒不如直接將它們制作在一個(gè)小平面的半導(dǎo)體單晶片上?；鶢柋缺緛碓O(shè)想，用硅材料制作電路，但TI公司沒有這種合適的硅片，他只得改用Ge材料進(jìn)行實(shí)驗(yàn)。

1集成電路設(shè)計(jì)技術(shù)的發(fā)展1958年12月12日，他完成了集成電路的頭三個(gè)振蕩器，他成功地在一塊鍺片上形成了若干個(gè)晶體管、電阻和電容器，并且靠熱壓焊的方法，用極細(xì)的金屬導(dǎo)線將它們連接起來。這樣世界上第一塊集成電路誕生了。在不超過4mm2的面積上，基爾比首次集成了大約20多個(gè)元件。1959年2月6日，基爾比取得美國專利局專利權(quán)，專利權(quán)為“小型化電子電路”，后來將這種元件組合的微型固體稱之為“半導(dǎo)體集成電路”?；鶢柋戎谱鞯倪@塊半導(dǎo)體集成電路，是一種用于無線電設(shè)備的“振蕩器”。

1集成電路設(shè)計(jì)技術(shù)的發(fā)展基比爾的集成電路采用的是臺(tái)式晶體管技術(shù)，其缺點(diǎn)是結(jié)完全暴露出來，可靠性差和制造困難，而且需要用導(dǎo)線連接?；鶢柋纫?yàn)榘l(fā)明集成電路獲得2000年獲得諾貝爾物理獎(jiǎng)。1集成電路設(shè)計(jì)技術(shù)的發(fā)展工藝線12英寸線建設(shè)方興未艾全球600條芯片生產(chǎn)線中,產(chǎn)能主要分布在8英寸和12英寸生產(chǎn)線,其中8英寸線200條左右.2004年起新建的芯片生產(chǎn)線主要集中于12英寸線12英寸晶圓產(chǎn)能比重逐年上升,2005年12英寸產(chǎn)能占晶圓總產(chǎn)能的17%,2006年占25%,2007年約30%,2008年約37%.1集成電路設(shè)計(jì)技術(shù)的發(fā)展工藝技術(shù)2007年全球主流工藝技術(shù)為90nm,存儲(chǔ)器的主流制造技術(shù)已達(dá)70nm,微處理器的主流制造技術(shù)已進(jìn)入65nm領(lǐng)域.2007年下半年起,45nm技術(shù)取得了實(shí)用性的進(jìn)展,2007年底Intel宣布用45nm技術(shù)制造筆記本電腦處理器Penryn,標(biāo)志著微處理器進(jìn)入45nm時(shí)代.相比65nm工藝技術(shù),45nm低功豪芯片尺寸縮小40%,功耗減少30%,速度加快20%.目前半導(dǎo)體工藝技術(shù)已經(jīng)發(fā)展到22nm.1集成電路設(shè)計(jì)技術(shù)的發(fā)展全球集成電路設(shè)計(jì)業(yè)2007年全球IC設(shè)計(jì)業(yè)的銷售額約425億美元.其中美國設(shè)計(jì)業(yè)以291億美元居首位,臺(tái)灣以85億美元居第二位,中國大陸以28.5億美元居第三位,日本為6.2億美元,韓國為8.2億美元.主要原因是日本和韓國的集成電路產(chǎn)品的產(chǎn)值多集中在IDM企業(yè).1集成電路設(shè)計(jì)技術(shù)的發(fā)展1集成電路設(shè)計(jì)技術(shù)的發(fā)展特征尺寸：微米亞微米深亞微米，目前的主流工藝是0.18m，0.13m,90nm,65nm,45nm規(guī)?；a(chǎn)，32nm，22nm即將投產(chǎn)；電路規(guī)模：SSISoC；晶圓的尺寸增加,當(dāng)前的主流晶圓的尺寸為8英寸和12英寸；集成電路的規(guī)模不斷提高.1集成電路設(shè)計(jì)技術(shù)的發(fā)展集成電路的速度不斷提高,人們已經(jīng)用0.13mCMOS工藝做出了主時(shí)鐘達(dá)2GHz的CPU；>10Gbit/s的高速電路和>6GHz的射頻電路；集成電路復(fù)雜度不斷增加，系統(tǒng)芯片或稱芯片系統(tǒng)SoC(System-on-Chip)成為開發(fā)目標(biāo)；設(shè)計(jì)能力落后于工藝制造能力；電路設(shè)計(jì)、工藝制造、封裝的分立運(yùn)行為發(fā)展無生產(chǎn)線（