寄存器實(shí)驗(yàn)報(bào)告

寄存器實(shí)驗(yàn)報(bào)告一、 實(shí)驗(yàn)?zāi)康牧私饧拇嫫鞯姆诸惙椒?，掌握各種寄存器的工作原理；學(xué)習(xí)使用VerilogHDL語言設(shè)計(jì)兩種類型的寄存器。二、 實(shí)驗(yàn)設(shè)備PC微機(jī)一臺，TD-EDA實(shí)驗(yàn)箱一臺，SOPC開發(fā)板一塊。三、 實(shí)驗(yàn)內(nèi)容寄存器中二進(jìn)制數(shù)的位可以用兩種方式移入或移出寄存器。第一種方法是以串行的方式將數(shù)據(jù)每次移動一位，這種方法稱之為串行移位(SerialShifting)，線路較少，但耗費(fèi)時(shí)間較多。第二種方法是以并行的方式將數(shù)據(jù)同時(shí)移動，這種方法稱之為并行移位(ParallelShifting)，線路較為復(fù)雜，但是數(shù)據(jù)傳送的速度較快。因此，按照數(shù)據(jù)進(jìn)出移位寄存器的方式，可以將移位寄存器分為四種類型：串行輸入串行輸出移位寄存器(SerialIn-SerialOut)、串行輸入并行輸出移位寄存器(SerialIn-ParallelOut)、并行輸入串行輸出移位寄存器(ParallelIn-SerialOut)、并行輸入并行輸出移位寄存器(ParallelIn-ParallelOut)。本實(shí)驗(yàn)使用VerilogHDL語言設(shè)計(jì)一個(gè)八位并行輸入串行輸出右移移位寄存器(ParallelIn-SerialOut)和一個(gè)八位串行輸入并行輸出寄存器(SerialIn-ParallelOut)，分別進(jìn)行仿真、引腳分配并下載到電路板進(jìn)行功能驗(yàn)證。四、 實(shí)驗(yàn)步驟1?并行輸入串行輸出移位寄存器實(shí)驗(yàn)步驟1).運(yùn)行QuartusII軟件，選擇FileNewProjectWizard菜單，工程名稱及頂層文件名稱為SHIFT8R，器件設(shè)置對話框中選擇Cyclone系列EP1C6Q240C8芯片，建立新工程。)選擇FileNew菜單，創(chuàng)建VerilogHDL描述語言設(shè)計(jì)文件，打開文本編輯器界面。)在文本編輯器界面中編寫VerilogHDL程序，源程序如下：modulelxc(din,r_st,clk,load,dout);input[7:0]din;inputclk,r_st,load;outputdout;regdout;reg[7:0]lxc1;always@(posedgeclk)if(!r_st)begindout<=0;endelsebegin遷(load)beginlxc1=din;endelsebeginlxc1[6:0]=lxc1[7:1];lxc1[7]=0;enddout<=lxc1[0];endendmodule.選擇FileSaveAs菜單，將創(chuàng)建的VHDL設(shè)計(jì)文件保存為工程頂層文件名SHIFT8R.V。.選擇ToolsCompilerTool菜單，編譯源文件。編譯無誤后建立仿真波形文件SHIFT8R.VWF。選擇ToolsSimulatorTool菜單進(jìn)行仿真。6).分析仿真結(jié)果，仿真正確后選擇AssignmentsAssignmentEditor菜單,對工程進(jìn)行引腳分配。分配結(jié)果如下表所引腳名稱引腳順序引腳順序引腳名稱Din[0]PIN_175Din[6]PIN_181Din[1]PIN_176Din[7]PIN_182Din[2]PIN_177loadPIN_194Din[3]PIN_178clkPIN_28Din⑷PIN_179R_stPIN_29Din⑸PIN_180doutPIN_2.選擇ToolsCompilerTool菜單，點(diǎn)擊”Stai按?對此工程進(jìn)行編輯，生成可以配置到FPGA的SOF文件。.使用TD-EDA實(shí)驗(yàn)系統(tǒng)及SOPC開發(fā)板，如圖3-6-1所示進(jìn)行實(shí)驗(yàn)接線，將ByteBlasterII下載電纜插入SOPC開發(fā)板的JTAG下載接口。仔細(xì)檢查確保接線無誤后打開電源。.在QuartusII軟件中，選擇ToolsProgrammer菜