第一章――EDA技術(shù)的概論課件

EDA技術(shù)及應(yīng)用EDA技術(shù)及應(yīng)用本課程的安排：學(xué)時數(shù)：28學(xué)時（課堂16學(xué)時,實驗12學(xué)時）課堂教學(xué)內(nèi)容：第一章：EDA技術(shù)概況第三章：VHDL編程基礎(chǔ)第四章：MAX+PLUSII開發(fā)系統(tǒng)

CompanyLogoEDA技術(shù)及應(yīng)用第一章：EDA技術(shù)的概論CompanyLogoEDA技術(shù)及應(yīng)用1.1EDA技術(shù)及其發(fā)展1.什么是EDA？

ElectronicDesignAutomation電子設(shè)計自動化基礎(chǔ)課程：《數(shù)字電路》：數(shù)字電路的基本設(shè)計方法EDA技術(shù)發(fā)展的三個階段：

EDA技術(shù)的發(fā)展過程：CompanyLogoEDA技術(shù)及應(yīng)用（1）20世紀(jì)70年代，屬EDA發(fā)展初期。利用計算機、二維圖形編輯與分析的CAD工具，完成布圖布線等高度重復(fù)性的繁雜工作。典型設(shè)計軟件如：Tango布線軟件。（2）計算機輔助工程設(shè)計CAE階段：20世紀(jì)80年代初，出現(xiàn)了低密度的的可編程邏輯器件（PAL_ProgrammableArrayLogic和GAL_GenericArrayLogic)，相應(yīng)的EDA開發(fā)工具主要解決電路設(shè)計沒有完成之前的功能檢測等問題。80年代后期，EDA工具已經(jīng)可以進(jìn)行初級的設(shè)計描述、綜合、優(yōu)化和設(shè)計結(jié)果驗證。CompanyLogoEDA技術(shù)及應(yīng)用（3）電子設(shè)計自動化（EDA）階段：20世紀(jì)90年代，，可編程邏輯器件迅速發(fā)展，出現(xiàn)功能強大的全線EDA工具。具有較強抽象描述能力的硬件描述語言（VHDL、VerilogHDL)及高性能綜合工具的使用，使過去單功能電子產(chǎn)品開發(fā)轉(zhuǎn)向系統(tǒng)級電子產(chǎn)品開發(fā)（即Soc_systemonaChip：單片系統(tǒng)或片上系統(tǒng)集成）開始實現(xiàn)“概念驅(qū)動工程”（ConceptDriverEngineering,CDE)的夢想。CompanyLogoEDA技術(shù)及應(yīng)用EDA的廣義定義范圍包括：半導(dǎo)體工藝設(shè)計自動化、可編程器件設(shè)計自動化、電子系統(tǒng)設(shè)計自動化、印刷電路板設(shè)計自動化、仿真與測試、故障診斷自動化、形式驗證自動化統(tǒng)稱為EDA工程。CompanyLogoEDA技術(shù)及應(yīng)用EDA技術(shù)的狹義定義:以大規(guī)模可編程邏輯器件為設(shè)計載體,以硬件描述語言為系統(tǒng)邏輯描述的主要表達(dá)方式，以計算機、大規(guī)?？删幊唐骷拈_發(fā)軟件及實驗開發(fā)系統(tǒng)為設(shè)計工具，自動完成用軟件方式描述的電子系統(tǒng)到硬件系統(tǒng)的邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合及優(yōu)化、布局布線、邏輯仿真，直到完成對于特定目標(biāo)芯片的適配編譯、邏輯映射、編程下載等工作，最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T多學(xué)科融合的新技術(shù)。CompanyLogoEDA技術(shù)及應(yīng)用傳統(tǒng)的設(shè)計方法與EDA方法的區(qū)別：傳統(tǒng)設(shè)計方法：自下而上（Bottom-up)系統(tǒng)測試與性能分析完整系統(tǒng)構(gòu)成電路板設(shè)計固定功能元件CompanyLogoEDA技術(shù)及應(yīng)用傳統(tǒng)設(shè)計方法的缺點：設(shè)計依賴于手工和經(jīng)驗設(shè)計依賴于現(xiàn)有的通用元器件設(shè)計后期的仿真與調(diào)試自下而上的設(shè)計思想的缺陷設(shè)計實現(xiàn)周期長，靈活性差，耗時耗力，效率低下。CompanyLogoEDA技術(shù)及應(yīng)用EDA設(shè)計方法：設(shè)計思想不同：自上而下（Top-down)的設(shè)計方法。自上而下是指將數(shù)字系統(tǒng)的整體逐步分解為各個子系統(tǒng)和模塊，若子系統(tǒng)規(guī)模較大，則還需將子系統(tǒng)進(jìn)一步分解為更小的子系統(tǒng)和模塊，層層分解，直至整個系統(tǒng)中各個子系統(tǒng)關(guān)系合理，并便于邏輯電路級的設(shè)計和實現(xiàn)為止。自上而下設(shè)計中可逐層描述，逐層仿真，保證滿足系統(tǒng)指標(biāo)。CompanyLogoEDA技術(shù)及應(yīng)用EDA設(shè)計方法:系統(tǒng)規(guī)格設(shè)計（Top-down)功能級描述、仿真

模塊化分、仿真邏輯綜合、優(yōu)化、布局布線定時仿真、定時檢查

輸出門級網(wǎng)表ASIC芯片投片、PLD器件編程、測試

ASIC：ApplicationSpecificIntegratedCircuitsCompanyLogoEDA技術(shù)及應(yīng)用與傳統(tǒng)的基于電路板的設(shè)計方法不同，EDA技術(shù)是基于芯片的設(shè)計可編程邏輯器件芯片設(shè)計電路板構(gòu)成電子系統(tǒng)CompanyLogoEDA技術(shù)及應(yīng)用描述方式不同：傳統(tǒng)設(shè)計方法采用電路圖為主；EDA設(shè)計方法以硬件描述語言（HDL_Harddescripationlauguage)為主。設(shè)計手段不同：傳統(tǒng)設(shè)計方法以手工設(shè)計為主。EDA設(shè)計方法為自動實現(xiàn)。其方案驗證與設(shè)計、系統(tǒng)邏輯綜合、布局布線，性能仿真、器件編程等均由EDA工具一體化完成。CompanyLogoEDA技術(shù)及應(yīng)用傳統(tǒng)方法：自下至上的（BottomUp)通用的邏輯元、器件系統(tǒng)硬件設(shè)計的后期進(jìn)行仿真和調(diào)試主要設(shè)計文件是電原圖手工實現(xiàn)EDA方法：自上至下（Topdown)PLD(可編程邏輯器件）系統(tǒng)設(shè)計的早期進(jìn)行仿真和修改多種設(shè)計文件，發(fā)展趨勢以HDL描述文件為主自動實現(xiàn)傳統(tǒng)方法與EDA方法比較：EDA技術(shù)極大的降低硬件電路設(shè)計難度，提高設(shè)計效率，是電子系統(tǒng)設(shè)計方法的質(zhì)的飛躍。CompanyLogoEDA技術(shù)及應(yīng)用1.3EDA技術(shù)的主要內(nèi)容：實現(xiàn)載體：大規(guī)?？删幊踢壿嬈骷≒LD_ProgrammableLogicDevice)描述方式：硬件描述語言（HDL_Harddescripationlauguage)VHDL、VerlogHDL等設(shè)計工具：開發(fā)軟件、開發(fā)系統(tǒng)硬件驗證：實驗開發(fā)系統(tǒng)CompanyLogoEDA技術(shù)及應(yīng)用大規(guī)?？删幊踢壿嬈骷篎PGA_FieldProgrammableGatesArrayCPLD_ComplexProgrammableLogicDevice主流公司：xilinx、Altera、latticeFPGA/CPLD顯著優(yōu)點：開發(fā)周期短、投資風(fēng)險小、產(chǎn)品上市速度快、市場適應(yīng)能力強、硬件修改升級方便CompanyLogoEDA技術(shù)及應(yīng)用硬件描述語言：

VHDL：IEEE標(biāo)準(zhǔn)，系統(tǒng)級抽象能力較強。Vrilog：IEEE標(biāo)準(zhǔn)，門級開關(guān)電路描述較強。ABEL：系統(tǒng)級抽象描述能力差，適合于門級電路描述。CompanyLogoEDA技術(shù)及應(yīng)用3.軟件開發(fā)工具EDA開發(fā)工具分為：集成化的開發(fā)系統(tǒng)：特定功能的開發(fā)軟件：綜合軟件仿真軟件CompanyLogoEDA技術(shù)及應(yīng)用集成化的開發(fā)系統(tǒng)：

Altera公司：QuartusII、MaxplusII系列Xilinx公司：ISEFoundationAillance系列Lattice公司：ispDesignEXPERT系列CompanyLogoEDA技術(shù)及應(yīng)用1.4EDA軟件系統(tǒng)的構(gòu)成設(shè)計輸入子模塊用圖形編輯器、文本編輯器作設(shè)計描述，完成語義正確性、語法規(guī)則的檢查。設(shè)計數(shù)據(jù)庫子模塊系統(tǒng)的庫單元、用戶的設(shè)計描述、中間設(shè)計結(jié)果。分析驗證子模塊各個層次的模擬驗證、設(shè)計規(guī)則的檢查、故障診斷。

CompanyLogoEDA技術(shù)及應(yīng)用綜合仿真子模塊實現(xiàn)從高層抽象描述向低層次描述的自動轉(zhuǎn)換，及各個層次的仿真驗證。布局布線子模塊完成由邏輯設(shè)計到物理實現(xiàn)的映射。CompanyLogoEDA技術(shù)及應(yīng)用1.5EDA技術(shù)及EDA工具的發(fā)展趨勢EDA技術(shù)的發(fā)展趨勢廣度上:大型機-工作站-微機深度上:ESDA(ElectronicSystemDesignAutomation)

CE(ConcurrentEngineering并行設(shè)計工程)

單芯片集成(SOC/SOPC:SystemonaprogrammableChip)CompanyLogoEDA技術(shù)及應(yīng)用EDA工具的發(fā)展趨勢1)輸入工具發(fā)展趨勢是以硬件描述語言(DHL)為主。2）混合信號處理能力數(shù)/模混合信號的處理數(shù)字信號的描述：VHDL、VerilogHDL

模擬信號的描述：AHDL

微波信號的描述：MHDLCompanyLogoEDA技術(shù)及應(yīng)用仿真工具：仿真分為：功能仿真（前仿真、系統(tǒng)級仿真、行為仿真）

驗證系統(tǒng)的功能。時序仿真（后仿真、電路級仿真）驗證系統(tǒng)的時序特性、系統(tǒng)性能。仿真是系統(tǒng)驗證的的主要手段，是整個電子設(shè)計過程中花費時間最多的環(huán)節(jié)。綜合工具綜合：由高層次描述自動轉(zhuǎn)換為低層次描述的過程。是EDA技術(shù)的核心。CompanyLogoEDA技術(shù)及應(yīng)用1.6EDA的工程設(shè)計流程文本編程器、圖形編輯器VHDL綜合器（邏輯綜合、優(yōu)化）FPGA/CPLD布線/適配器自動優(yōu)化、布局、布線/適配編程器/下載電纜（編程、下載）VHDL仿真器（行為仿真、功能仿真、時序仿真）測試電路（硬件測試）網(wǎng)表文件（EDIF，XNF，VHDL…門級仿真器（功能仿真、時序仿真）各種編程文件CompanyLogoEDA技術(shù)及應(yīng)用1.7數(shù)字系統(tǒng)的設(shè)計方法自頂向下自底向上頂層規(guī)范描述、系統(tǒng)級行為設(shè)計與仿真功能模塊化分、模塊級行為描述與仿真由EDA工具完成綜合、優(yōu)化及工藝的映射、實現(xiàn)進(jìn)行整個系統(tǒng)的測試與性能分析由各個功能模塊連成一個完整系統(tǒng)由邏輯單元組成各個獨立的功能模塊由基本門組成各個組合與時序邏輯單元CompanyLogoEDA技術(shù)及應(yīng)用EDA技術(shù)的優(yōu)點：采用自頂向下的設(shè)計方式采用系統(tǒng)早期仿真多種設(shè)計描述方式高度集成化的EDA開發(fā)系統(tǒng)PLD在系統(tǒng)（在線）編程（ISP）能力可實現(xiàn)單片系統(tǒng)集成（SOC_SystemOnaChip),減少產(chǎn)品體積、重量，降低綜合成本提高產(chǎn)品的可靠性提高產(chǎn)品的保密程度和競爭能力降低電子產(chǎn)品的功耗提高電子產(chǎn)品的工作速度CompanyLogoEDA技術(shù)及應(yīng)用Company