計(jì)算機(jī)組成原理 第六章系統(tǒng)總線(xiàn)

第6章總線(xiàn)系統(tǒng)6.1總線(xiàn)的概念和結(jié)構(gòu)形態(tài)6.2總線(xiàn)接口6.3總線(xiàn)的仲裁、定時(shí)和數(shù)據(jù)傳送模式6.4ISA總線(xiàn)6.5PCI總線(xiàn)第6章總線(xiàn)系統(tǒng)學(xué)習(xí)要點(diǎn)：理解：掌握：總線(xiàn)結(jié)構(gòu)和總線(xiàn)標(biāo)準(zhǔn)。信息的傳送方式，總線(xiàn)原理，總線(xiàn)的控制和通訊方式。2一、為什么要用總線(xiàn)6.1

總線(xiàn)的概念和結(jié)構(gòu)形態(tài)程序存儲(chǔ)器輸出設(shè)備輸入設(shè)備運(yùn)算器控制器數(shù)據(jù)結(jié)果計(jì)算分散連接——各部件之間使用單獨(dú)的連線(xiàn)總線(xiàn)連接——連接到一組公共信息傳輸線(xiàn)3二、什么是總線(xiàn)三、總線(xiàn)上信息的傳送總線(xiàn)是連接多個(gè)部件的信息傳輸線(xiàn)，是各個(gè)部件共享的傳輸介質(zhì)。串行并行總線(xiàn)是構(gòu)成計(jì)算機(jī)系統(tǒng)的互連機(jī)構(gòu)，是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通路。在某一時(shí)刻，只允許有一個(gè)部件向總線(xiàn)發(fā)送信息，而多個(gè)部件可以同時(shí)從總線(xiàn)上接收相同的信息。4四、總線(xiàn)結(jié)構(gòu)的計(jì)算機(jī)舉例1.面向CPU的雙總線(xiàn)結(jié)構(gòu)框圖

中央處理器

CPU輸入/輸出總線(xiàn)（I/O總線(xiàn)）存儲(chǔ)總線(xiàn)主存

I/O接口

I/O設(shè)備1

I/O設(shè)備2……I/O接口I/O接口

I/O設(shè)備n52.單總線(xiàn)結(jié)構(gòu)框圖單總線(xiàn)（系統(tǒng)總線(xiàn)）CPU主存I/O接口I/O設(shè)備1I/O設(shè)備2I/O接口…I/O設(shè)備nI/O接口…設(shè)置總線(xiàn)判優(yōu)邏輯63.以存儲(chǔ)器為中心的雙總線(xiàn)結(jié)構(gòu)框圖單總線(xiàn)（系統(tǒng)總線(xiàn)）

主存CPUI/O接口I/O設(shè)備1…I/O設(shè)備nI/O接口…存儲(chǔ)總線(xiàn)74.三總線(xiàn)結(jié)構(gòu)系統(tǒng)總線(xiàn)CPUI/O接口I/O設(shè)備1…I/O設(shè)備nI/O接口…

主存存儲(chǔ)總線(xiàn)I/O通道I/O總線(xiàn)具有特殊功能的處理器，由通道對(duì)I/O統(tǒng)一管理。8CPU-CACHE模塊存儲(chǔ)器模塊I/O接口總線(xiàn)控制器數(shù)據(jù)傳送總線(xiàn)（數(shù)據(jù)線(xiàn)、地址線(xiàn)、控制線(xiàn)）仲裁總線(xiàn)（包括總線(xiàn)請(qǐng)求線(xiàn)和總線(xiàn)授權(quán)線(xiàn)）中斷和同步總線(xiàn)（處理帶優(yōu)先級(jí)的中斷操作：中斷請(qǐng)求線(xiàn)和中斷認(rèn)可線(xiàn)）公用線(xiàn)（時(shí)鐘信號(hào)、電源/地線(xiàn)、系統(tǒng)復(fù)位線(xiàn)、加電或斷電的時(shí)序信號(hào)線(xiàn)）當(dāng)代流行的總線(xiàn)內(nèi)部結(jié)構(gòu)總線(xiàn)控制器完成幾個(gè)總線(xiàn)請(qǐng)求者之間的協(xié)調(diào)與仲裁。9（高速同步總線(xiàn)）（工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線(xiàn)）10五、總線(xiàn)類(lèi)型（層次結(jié)構(gòu)）1、片內(nèi)總線(xiàn)——CPU芯片內(nèi)部的總線(xiàn)按連接部件不同2、系統(tǒng)總線(xiàn)——計(jì)算機(jī)各部件之間的信息傳輸線(xiàn)3、通信總線(xiàn)——設(shè)備級(jí)互連，計(jì)算機(jī)與其外設(shè)或計(jì)算機(jī)之間連接的總線(xiàn)。傳輸方式數(shù)據(jù)總線(xiàn)雙向與機(jī)器字長(zhǎng)、存儲(chǔ)字長(zhǎng)有關(guān)地址總線(xiàn)單向與存儲(chǔ)地址、I/O地址有關(guān)控制總線(xiàn)串行通信總線(xiàn)并行通信總線(xiàn)有出（存儲(chǔ)器讀/寫(xiě)、I/O設(shè)備讀/寫(xiě)、總線(xiàn)允許、中斷確認(rèn)）

有入（中斷請(qǐng)求、總線(xiàn)請(qǐng)求）板級(jí)總線(xiàn)數(shù)據(jù)總線(xiàn)寬度11六、總線(xiàn)特性及性能指標(biāo)1.總線(xiàn)物理實(shí)現(xiàn)CPU

插件板M.M

插件板I/O插件板總線(xiàn)由許多導(dǎo)線(xiàn)直接印制在電路板上，延伸到各個(gè)部件。BUS主板12機(jī)械特性：幾何尺寸、形狀、引腳個(gè)數(shù)、排列順序等。功能特性：描述總線(xiàn)中每根傳輸線(xiàn)的功能（地址、數(shù)據(jù)、控制）。電氣特性：總線(xiàn)上信號(hào)的傳輸方向和有效的電平范圍。送入CPU的信號(hào)叫輸入信號(hào)(IN)，從CPU發(fā)出的信號(hào)叫輸出信號(hào)(OUT)。時(shí)間特性：信號(hào)的時(shí)序關(guān)系，即任一根傳輸線(xiàn)在什么時(shí)間內(nèi)有效.為了方便各個(gè)功能部件的連接，廣泛應(yīng)用的總線(xiàn)都實(shí)現(xiàn)了標(biāo)準(zhǔn)化。2.總線(xiàn)特性133.總線(xiàn)的性能指標(biāo)1.總線(xiàn)寬度2.總線(xiàn)帶寬（數(shù)據(jù)傳輸速率）3.時(shí)鐘同步/異步4.總線(xiàn)復(fù)用5.信號(hào)線(xiàn)數(shù)6.總線(xiàn)控制方式7.其他指標(biāo)數(shù)據(jù)線(xiàn)的根數(shù)每秒傳輸?shù)淖畲笞止?jié)數(shù)（MB／s）同步（同步總線(xiàn)）、不同步（異步總線(xiàn)）一條信號(hào)線(xiàn)上分時(shí)傳送兩種信號(hào)，地址線(xiàn)

與數(shù)據(jù)線(xiàn)

復(fù)用地址線(xiàn)、數(shù)據(jù)線(xiàn)和控制線(xiàn)的總和負(fù)載能力、電源電壓、總線(xiàn)寬度能否擴(kuò)展等突發(fā)工作、自動(dòng)配置、仲裁方式、邏輯方式、計(jì)數(shù)方式141516七、總線(xiàn)帶寬總線(xiàn)帶寬＝總線(xiàn)傳輸速率＝吞吐率定義：?jiǎn)挝粫r(shí)間內(nèi)總線(xiàn)上傳輸數(shù)據(jù)的位數(shù)每秒兆字節(jié)（MB/S）或每秒位（bps）總線(xiàn)帶寬＝傳輸?shù)臄?shù)據(jù)量÷需要的時(shí)間舉例5MHz的8086微處理器，總線(xiàn)的時(shí)鐘頻率為5MHz，總線(xiàn)的傳輸周期為4個(gè)時(shí)鐘周期，總線(xiàn)的寬度為16位，求總線(xiàn)的數(shù)據(jù)傳輸率。16÷（4×0.2×10-6）bps＝20×106bps＝2.5MB/S若想提高一倍數(shù)據(jù)傳輸率，可采取什么措施？在不改變總線(xiàn)時(shí)鐘頻率的前提下，將數(shù)據(jù)線(xiàn)的寬度改為32位，也可以仍保持?jǐn)?shù)據(jù)寬度為16位，但使總線(xiàn)的時(shí)鐘頻率增加到10MHz。17例1(1)某總線(xiàn)在一個(gè)總線(xiàn)周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線(xiàn)周期等于一個(gè)總線(xiàn)時(shí)鐘周期，總線(xiàn)時(shí)鐘頻率為33MHz，則總線(xiàn)帶寬是多少?(2)如果一個(gè)總線(xiàn)周期中并行傳送64位數(shù)據(jù)，總線(xiàn)時(shí)鐘頻率升為66MHz，則總線(xiàn)帶寬是多少?

解：(1)設(shè)總線(xiàn)帶寬用Dr表示，總線(xiàn)時(shí)鐘周期用T=1/f表示，一個(gè)總線(xiàn)周期傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得:Dr=D/T=D×1/T=D×f=4B×33×1000000/s=132MB/s(2)64位=8BDr=D×f=8B×66×1000000/s=528MB/s18八、PC機(jī)總線(xiàn)的發(fā)展16位PC機(jī)：?jiǎn)慰偩€(xiàn)結(jié)構(gòu)IBMPC機(jī)和IBMPC/XT機(jī)的IBM

PC總線(xiàn)IBMPC/XT機(jī)的IBMAT總線(xiàn)，即ISA總線(xiàn)早期32位PC機(jī)與MCA總線(xiàn)競(jìng)爭(zhēng)的EISA總線(xiàn)（擴(kuò)展ISA總線(xiàn)）32位局部總線(xiàn)VESA當(dāng)前32位PC機(jī)：多總線(xiàn)結(jié)構(gòu)存儲(chǔ)總線(xiàn)系統(tǒng)總線(xiàn)：外設(shè)部件互連PCI顯示總線(xiàn)：圖形加速接口AGP外設(shè)接口：鍵盤(pán)接口、鼠標(biāo)接口、并行打印機(jī)接口、串行通信接口，通用串行接口USB，IEEE1394接口196.2

總線(xiàn)接口1.串行傳送

只有一條傳輸線(xiàn)，每次一位，按順序來(lái)傳送表示一個(gè)數(shù)碼的所有二進(jìn)制位(bit)。2.并行傳送

每個(gè)數(shù)據(jù)位都需要單獨(dú)一條傳輸線(xiàn)。二進(jìn)制數(shù)“0”或“1”在不同的線(xiàn)上同時(shí)進(jìn)行傳送。20串行通信串行通信：將數(shù)據(jù)分解成二進(jìn)制位用一條信號(hào)線(xiàn)，一位一位順序傳送的方式。串行通信的優(yōu)勢(shì)：用于通信的線(xiàn)路少，因而在遠(yuǎn)距離通信時(shí)可以極大地降低成本。通信協(xié)議（通信規(guī)程）：收發(fā)雙方共同遵守解決傳送速率、信息格式、位同步、字符同步、數(shù)據(jù)校驗(yàn)等問(wèn)題。串行通信適合于遠(yuǎn)距離數(shù)據(jù)傳送，也常用于速度要求不高的近距離數(shù)據(jù)傳送。PC系列機(jī)上有兩個(gè)串行異步通信接口，鍵盤(pán)、鼠標(biāo)器與主機(jī)間采用串行數(shù)據(jù)傳送UniversalSerialBus（通用串行總線(xiàn)）COM口(clustercommunicationport)即串行通訊端口特點(diǎn)：支持熱插拔，即插即用，傳輸速度快21通信方式串行異步通信：以字符為單位進(jìn)行傳輸串行同步通信：以一個(gè)數(shù)據(jù)塊（幀）為傳輸單位，每個(gè)數(shù)據(jù)塊附加1個(gè)或2個(gè)同步字符，最后以校驗(yàn)字符結(jié)束。傳輸制式：全雙工：雙根傳輸線(xiàn)，能夠同時(shí)發(fā)送和接收半雙工：?jiǎn)胃鶄鬏斁€(xiàn)，不能同時(shí)發(fā)送和接收單工：?jiǎn)胃鶄鬏斁€(xiàn)只用作發(fā)送或只用作接收調(diào)制解調(diào)器Modem：通信線(xiàn)路信號(hào)與計(jì)算機(jī)數(shù)字信號(hào)相互轉(zhuǎn)換的設(shè)備22起始位——每個(gè)字符開(kāi)始傳送的標(biāo)志，起始位采用邏輯0電平數(shù)據(jù)位——數(shù)據(jù)位緊跟著起始位傳送。由5～8個(gè)二進(jìn)制位組成，低位先傳送校驗(yàn)位——用于校驗(yàn)是否傳送正確；可選擇奇檢驗(yàn)、偶校驗(yàn)或不傳送校驗(yàn)位停止位——表示該字符傳送結(jié)束。停止位采用邏輯1電平，可選擇1、1.5或2位起止式異步通信字符格式起始位校驗(yàn)位停止位空閑位數(shù)據(jù)位低位高位字符0/10/10/10/110111…空閑位——傳送字符之間的邏輯1電平，表示沒(méi)有進(jìn)行傳送23數(shù)據(jù)傳輸速率數(shù)據(jù)傳輸速率＝比特率（BitRate）每秒傳輸?shù)亩M(jìn)制位數(shù)bps字符中每個(gè)二進(jìn)制位持續(xù)的時(shí)間長(zhǎng)度都一樣，為數(shù)據(jù)傳輸速率的倒數(shù)進(jìn)行二進(jìn)制數(shù)碼傳輸，每位時(shí)間長(zhǎng)度相等： 比特率＝波特率（BaudRate）過(guò)去，限制在50bps到9600bps之間現(xiàn)在，可以達(dá)到115200bps或更高24例2

利用串行方式傳送字符，每秒鐘傳送的數(shù)據(jù)位數(shù)常稱(chēng)為波特。假設(shè)數(shù)據(jù)傳送速率是120個(gè)字符/秒，每一個(gè)字符格式規(guī)定包含12個(gè)數(shù)據(jù)位(起始位、奇偶校驗(yàn)位、停止位、8個(gè)數(shù)據(jù)位)，問(wèn)傳送的波特?cái)?shù)是多少？每個(gè)數(shù)據(jù)位占用的時(shí)間是多少？【解】：波特?cái)?shù)為：12位×120/秒=1440波特每個(gè)數(shù)據(jù)位占用的時(shí)間Td是波特?cái)?shù)的倒數(shù)：

Td=1/1440=0.694×0.001s=0.694ms發(fā)送8位數(shù)據(jù)：59H＝01011001B，偶校驗(yàn)、兩個(gè)停止位256.3.1總線(xiàn)的仲裁主設(shè)備(Master)：控制總線(xiàn)完成數(shù)據(jù)傳輸從設(shè)備(Slave)：被動(dòng)實(shí)現(xiàn)數(shù)據(jù)交換總線(xiàn)仲裁：決定當(dāng)前控制總線(xiàn)的主設(shè)備集中仲裁：中央仲裁器負(fù)責(zé)分布仲裁：比較各個(gè)主設(shè)備仲裁號(hào)決定某一時(shí)刻，只能有一個(gè)主設(shè)備控制總線(xiàn)，其它設(shè)備此時(shí)可以作為從設(shè)備某一時(shí)刻，只能有一個(gè)設(shè)備向總線(xiàn)發(fā)送數(shù)據(jù)，但可以有多個(gè)設(shè)備從總線(xiàn)接收數(shù)據(jù)26集中仲裁：鏈?zhǔn)讲樵?xún)方式總線(xiàn)控制部件I/O接口0…BSBRI/O接口1I/O接口n…BG數(shù)據(jù)線(xiàn)地址線(xiàn)BS

-總線(xiàn)忙BR-總線(xiàn)請(qǐng)求BG-總線(xiàn)同意（授權(quán)信號(hào)）I/O接口1距離仲裁器最近的設(shè)備優(yōu)先級(jí)最高控制邏輯集中在一處，需要中央仲裁器。優(yōu)點(diǎn)：只用很少幾根線(xiàn)就能按一定優(yōu)先次序?qū)崿F(xiàn)總線(xiàn)仲裁，很容易擴(kuò)充設(shè)備。缺點(diǎn)：對(duì)詢(xún)問(wèn)鏈的電路故障很敏感。270BS

-總線(xiàn)忙BR-總線(xiàn)請(qǐng)求總線(xiàn)控制部件數(shù)據(jù)線(xiàn)地址線(xiàn)I/O接口0…BSBRI/O接口1I/O接口n設(shè)備地址集中仲裁：計(jì)數(shù)器定時(shí)查詢(xún)方式I/O接口1

計(jì)數(shù)器設(shè)備地址1優(yōu)先級(jí)均等而且可以用程序改變28排隊(duì)器排隊(duì)器集中仲裁：獨(dú)立請(qǐng)求方式總線(xiàn)控制部件數(shù)據(jù)線(xiàn)地址線(xiàn)I/O接口0I/O接口1I/O接口n…BR0BG0BR1BG1BRnBGnBG-總線(xiàn)同意BR-總線(xiàn)請(qǐng)求響應(yīng)時(shí)間快，確定優(yōu)先響應(yīng)的設(shè)備所花費(fèi)的時(shí)間少。29分布式仲裁中央處理器設(shè)備接口0設(shè)備接口1設(shè)備接口N312分布式仲裁是以?xún)?yōu)先級(jí)仲裁策略為基礎(chǔ)的仲裁方式。它不需要中央仲裁器，每個(gè)潛在的主方功能模塊都有自己的仲裁號(hào)和仲裁器。當(dāng)它們有總線(xiàn)請(qǐng)求時(shí)，把它們唯一的仲裁號(hào)發(fā)送到共享的仲裁總線(xiàn)上，每個(gè)仲裁器將仲裁總線(xiàn)上得到的號(hào)與自己的號(hào)進(jìn)行比較。如果仲裁總線(xiàn)上的號(hào)大，則它的總線(xiàn)請(qǐng)求不予響應(yīng)，并撤銷(xiāo)它的仲裁號(hào)。最后，獲勝者的仲裁號(hào)保留在仲裁總線(xiàn)上。306.3.2總線(xiàn)的定時(shí)（時(shí)序協(xié)議）同步定時(shí)（時(shí)序）總線(xiàn)操作的各個(gè)過(guò)程由共用的總線(xiàn)時(shí)鐘信號(hào)控制適合速度相當(dāng)?shù)钠骷ミB總線(xiàn)，否則需要準(zhǔn)備好信號(hào)讓快速器件等待慢速器件微處理器控制的總線(xiàn)時(shí)序采用同步時(shí)序異步定時(shí)（時(shí)序）總線(xiàn)操作需要握手聯(lián)絡(luò)（應(yīng)答）信號(hào)控制數(shù)據(jù)傳輸?shù)拈_(kāi)始伴隨有啟動(dòng)（選通或讀寫(xiě)）信號(hào)數(shù)據(jù)傳輸?shù)慕Y(jié)束有一個(gè)確認(rèn)信號(hào)，進(jìn)行應(yīng)答31同步時(shí)序協(xié)議32同步式數(shù)據(jù)輸入T1總線(xiàn)傳輸周期T2T3T4

時(shí)鐘

地址

讀命令

數(shù)據(jù)第33頁(yè)同步式數(shù)據(jù)輸出T1總線(xiàn)傳輸周期T2T3T4

時(shí)鐘

地址

寫(xiě)命令

數(shù)據(jù)第34頁(yè)不互鎖半互鎖全互鎖異步時(shí)序的互鎖關(guān)系主設(shè)備從設(shè)備請(qǐng)求回答第35頁(yè)打印機(jī)時(shí)序典型的異步時(shí)序DATA0～DATA7（8位并行數(shù)據(jù)）信號(hào)主機(jī)輸出打印數(shù)據(jù)和命令STROBE*（選通）信號(hào)輸出低有效，才能使打印機(jī)接收數(shù)據(jù)ACK*（響應(yīng)）信號(hào)打印機(jī)接收數(shù)據(jù)結(jié)束回送負(fù)脈沖響應(yīng)信號(hào)BUSY（忙狀態(tài)）信號(hào)打印機(jī)忙于處理接收到的數(shù)據(jù)，不能接收新的數(shù)據(jù)時(shí)序圖366.3.3總線(xiàn)數(shù)據(jù)傳送模式讀數(shù)據(jù)傳送：數(shù)據(jù)由從設(shè)備到主設(shè)備寫(xiě)數(shù)據(jù)傳送：數(shù)據(jù)由主設(shè)備到從設(shè)備猝發(fā)傳送（數(shù)據(jù)塊傳送）給出起始地址，將固定塊長(zhǎng)的數(shù)據(jù)一個(gè)接一個(gè)地從相鄰地址讀出或?qū)懭雽?xiě)后讀（Read-After-Write）先寫(xiě)后讀同一個(gè)地址單元，適用于校驗(yàn)讀修改寫(xiě)（Read-Modify-Write）先讀后寫(xiě)同一個(gè)地址單元，適用于共享數(shù)據(jù)保護(hù)廣播（Broadcast）一個(gè)主設(shè)備對(duì)多個(gè)從設(shè)備的寫(xiě)入操作37Pentium的總線(xiàn)周期基本非流水線(xiàn)總線(xiàn)周期由2個(gè)時(shí)鐘周期T1和T2組成T1周期：發(fā)出地址信號(hào)、控制信號(hào)等T2周期：進(jìn)行數(shù)據(jù)傳送猝發(fā)傳送總線(xiàn)周期從連續(xù)的存儲(chǔ)單元中獲取數(shù)據(jù)在T1周期提供首個(gè)單元的地址接著4個(gè)T2周期讀取4個(gè)64位數(shù)據(jù)2-1-1-1猝發(fā)傳送：5個(gè)時(shí)鐘32字節(jié)數(shù)據(jù)傳輸38396.4ISA總線(xiàn)16位系統(tǒng)總線(xiàn)，用于IBMPC/AT及其兼容機(jī)由前62引腳（A和B面）和后36引腳（C和D接面）兩個(gè)插槽組成：IBMPC機(jī)和IBMPC/XT機(jī)的IBMPC總線(xiàn)前62個(gè)信號(hào)，其中8位數(shù)據(jù)總線(xiàn)、20位地址總線(xiàn)時(shí)鐘頻率4.77MHz，最快4個(gè)時(shí)鐘周期傳送8位數(shù)據(jù)IBMAT機(jī)增加部分后36個(gè)信號(hào)，16位數(shù)據(jù)引腳和24位地址引腳8MHz總線(xiàn)頻率，2個(gè)時(shí)鐘周期傳送16位數(shù)據(jù)406.4ISA總線(xiàn)41定義說(shuō)明A1/I/OCHCKI/Ochannelcheck;activelow=parityerrorA2D7Databit7A3D6Databit6A4D5Databit5A5D4Databit4A6D3Databit3A7D2Databit2A8D1Databit1A9D0Databit0A10I/OCHRDYI/OChannelready,pulledlowtolengthenmemorycyclesA11AENAddressenable;activehighwhenDMAcontrolsbusA12~A31A19~A0Addressbit19~06.4ISA總線(xiàn)42定義說(shuō)明B1GNDGroundB2RESETActivehightoresetorinitializesystemlogicB3+5V+5VDCB4IRQ2InterruptRequest2B5-5VDC-5VDCB6DRQ2DMARequest2B7-12VDC-12VDCB8/NOWSNoWaitStateB9+12VDC+12VDCB10GNDGroundB11/SMEMWSystemMemoryWriteB12/SMEMRSystemMemoryReadB13/IOWI/OWrite6.4ISA總線(xiàn)43定義說(shuō)明B14/IORI/OReadB15/DACK3DMAAcknowledge3B16DRQ3DMARequest3B17/DACK1DMAAcknowledge1B18DRQ1DMARequest1B19/REFRESHRefreshB20CLOCKSystemClock(67ns,8-8.33MHz,50%dutycycle)B21~B25IRQ7~3InterruptRequest7~3B26/DACK2DMAAcknowledge2B27T/CTerminalcount;pulseshighwhenDMAterm.countreachedB28ALEAddressLatchEnableB29+5V+5VDCB30OSCHigh-speedClock(70ns,14.31818MHz,50%dutycycle)B31GNDGround6.4ISA總線(xiàn)44定義說(shuō)明C1SBHESystembushighenable(dataavailableonSD8-15)C2~C8LA23~16Addressbit23~17C9/MEMRMemoryRead(Activeonallmemoryreadcycles)C10/MEMWMemoryWrite(Activeonallmemorywritecycles)C11~C18SD08~15Databit8~15D1/MEMCS16Memory16-bitchipselect(1wait,16-bitmemorycycle)D2/IOCS16I/O16-bitchipselect(1wait,16-bitI/Ocycle)D3IRQ10InterruptRequest10D4IRQ11InterruptRequest11D5IRQ12InterruptRequest12D6IRQ15InterruptRequest156.4ISA總線(xiàn)45定義說(shuō)明D7IRQ14InterruptRequest14D8/DACK0DMAAcknowledge0D9DRQ0DMARequest0D10/DACK5DMAAcknowledge5D11DRQ5DMARequest5D12/DACK6DMAAcknowledge6D13DRQ6DMARequest6D14/DACK7DMAAcknowledge7D15DRQ7DMARequest7D16+5V

D17/MASTERUsedwithDRQtogaincontrolofsystemD18GNDGround6.4ISA總線(xiàn)466.5PCI總線(xiàn)Intel公司提出，PCI聯(lián)盟SIG支持與處理器無(wú)關(guān)集中式總線(xiàn)仲裁、支持多處理器系統(tǒng)通過(guò)橋電路兼容ISA/EISA總線(xiàn)具有即插即用的自動(dòng)配置能力等共94個(gè)引腳PCI1.0版：32位數(shù)據(jù)總線(xiàn)、33MHz時(shí)鐘頻率PCI2.0版：64位數(shù)據(jù)總線(xiàn)、33MHz時(shí)鐘頻率PCI2.1版：64位數(shù)據(jù)總線(xiàn)、66MHz時(shí)鐘頻率47①突出的性能。總線(xiàn)寬度32位,可升級(jí)至64位,支持突發(fā)工作方式,同步操作時(shí)最大頻率33MHz,數(shù)據(jù)最大傳輸率133Mbps(32位)或266Mbps(64位)。②良好的兼容性。PCI總線(xiàn)部件和插板接口是相互獨(dú)立的處理器,所有目前和將來(lái)不同結(jié)構(gòu)的處理器都可以被很好地支持。③即插即用。PCI設(shè)備都包含存有設(shè)備具體信息的寄存器,這些信息可以使得系統(tǒng)BIOS和操作系統(tǒng)層的軟件可以自動(dòng)配置PCI總線(xiàn)部件和插板。④低成本。采用最優(yōu)化的芯片,多路復(fù)用體系減少了管腳個(gè)數(shù)和PCI部件,基于ISA、EISA、MCA的擴(kuò)展板也可以在PCI總線(xiàn)上工作,減少了用戶(hù)開(kāi)發(fā)費(fèi)用。⑤多主能力。支持任何PCI主設(shè)備和從設(shè)備之間點(diǎn)對(duì)點(diǎn)的訪問(wèn)。⑥定義了3.3V和5V2種信號(hào)環(huán)境,5～3.3V的組件技術(shù)可以使電壓平滑過(guò)渡。⑦高速緩存(Cache)支持。PCI總線(xiàn)主要特點(diǎn)：48PCI總線(xiàn)的結(jié)構(gòu)49

PCI系統(tǒng)示意圖50PCI總線(xiàn)結(jié)構(gòu)PCI多總線(xiàn)系統(tǒng)結(jié)構(gòu)圖51PCI總線(xiàn)特點(diǎn)(1)PCI規(guī)則支持多總線(xiàn)結(jié)構(gòu)。在整個(gè)系統(tǒng)中,存在著3種不同的總線(xiàn): ①HOSTBus為整個(gè)系統(tǒng)中最基本設(shè)備之間高性能的連接,它一般是INTELX86類(lèi)型總線(xiàn)。 ②PCIBus為系統(tǒng)高性能局部總線(xiàn),各種高性能外設(shè)連于其上,增強(qiáng)系統(tǒng)功能。 ③LEGACYBus為傳統(tǒng)的性能較低的總線(xiàn),如ISA、EISA、MCA總線(xiàn)。(2)整個(gè)系統(tǒng)可以分為多個(gè)層次,不同的總線(xiàn)通過(guò)橋路(BRIDGE)相連,橋路的主要功能是在2種不同的信號(hào)環(huán)境間進(jìn)行轉(zhuǎn)換,使不同總線(xiàn)間的數(shù)據(jù)傳輸可以順暢進(jìn)行。(3)在每條總線(xiàn)上接有各自的總線(xiàn)設(shè)備(MASTER、TARGETMEMORY、TARGETI/O)。52SCSI總線(xiàn)(SmallComputerSystemInterface)

SCSI＝小型計(jì)算機(jī)系統(tǒng)接口高速、智能、并行總線(xiàn)接口使用50芯電纜，由8條數(shù)據(jù)線(xiàn)、一條奇偶校驗(yàn)線(xiàn)、9條控制線(xiàn)等組成以菊花鏈形式最多可連接8臺(tái)設(shè)備采用分布式總線(xiàn)仲裁策略，每個(gè)SCSI設(shè)備有唯一設(shè)備號(hào)ID0—7SCSI-2擴(kuò)充了SCSI的命令集，采用68芯電纜，提高了數(shù)據(jù)傳輸率SCSI-3標(biāo)準(zhǔn)允許總線(xiàn)上連接的設(shè)備由8個(gè)提高到16個(gè)，可支持16位數(shù)據(jù)傳輸53IEEE1394總線(xiàn)高速串行總線(xiàn)標(biāo)準(zhǔn)接口，適合視頻等家電消費(fèi)類(lèi)設(shè)備的連接，俗稱(chēng)火線(xiàn)FireWire具有數(shù)據(jù)傳送的高速性數(shù)據(jù)傳輸率：100Mb/s、200Mb/s、400Mb/s具有數(shù)據(jù)傳送的實(shí)時(shí)性保證多媒體數(shù)據(jù)（圖像和聲音）傳送的連續(xù)體積小易安裝，連接方便使用6芯電纜支持熱插入（帶電插拔）54USB總線(xiàn)USB通用串行總線(xiàn)是一種通用萬(wàn)能插口，可以將下列的任一部件插入U(xiǎn)SB端口：顯示器、鍵盤(pán)、鼠標(biāo)、調(diào)制解調(diào)器、游戲桿、掃描儀、打印機(jī)、視頻相機(jī)等。還可以將一些USB外設(shè)進(jìn)行串接，即一大串設(shè)備共用PC機(jī)一個(gè)端口。USB總線(xiàn)可提供電源，但如將多個(gè)耗電量大的外設(shè)串接起來(lái)有可能使總線(xiàn)過(guò)載，此時(shí)可使用一個(gè)自供電的集線(xiàn)器來(lái)補(bǔ)充功耗。另外USB外設(shè)可以熱插拔。根據(jù)設(shè)備對(duì)系統(tǒng)資源需求的不同，在USB標(biāo)準(zhǔn)中規(guī)定了4種不同的數(shù)據(jù)傳輸方式：

1.等時(shí)傳輸方式

2.中斷傳輸方式

3.控制傳輸方式

4.批處理方式55第6章習(xí)題1、用異步通信方式傳送字符“A”和“8”，數(shù)據(jù)有7位，偶校驗(yàn)1位，起始位1位，停止位1位，請(qǐng)分別畫(huà)出波形圖。2、某總線(xiàn)在一個(gè)總線(xiàn)周期中并行傳送8個(gè)字節(jié)的信息，假設(shè)一個(gè)總線(xiàn)周期等于一個(gè)總線(xiàn)時(shí)鐘周期，總線(xiàn)時(shí)鐘頻率為70MHz，總線(xiàn)帶寬是多少？56PCI總線(xiàn)信號(hào)地址和數(shù)據(jù)引腳AD[31::0]，AD[63::32]：64位地址和數(shù)據(jù)復(fù)用信號(hào)C/BE[3::0]#，C/BE[7::4]#：命令和字節(jié)有效復(fù)用信號(hào)PAR，PAR64：奇偶校驗(yàn)信號(hào)接口控制引腳FRAME#：幀信號(hào)，表示總線(xiàn)周期開(kāi)始IRDY#：初始方就緒信號(hào)TRDY#：目標(biāo)方就緒信號(hào)STOP#：停止信號(hào)DEVSEL#：設(shè)備選擇信號(hào)IDSEL#：初始化設(shè)備選擇信號(hào)LOCK#：封鎖信號(hào)57PCI總線(xiàn)信號(hào)58PCI總線(xiàn)周期I/O讀寫(xiě)周期主設(shè)備與I/O設(shè)備交換數(shù)據(jù)，不支持猝發(fā)傳送存儲(chǔ)器讀、存儲(chǔ)器行讀、存儲(chǔ)器多重讀周期猝發(fā)讀取不同的數(shù)據(jù)量存儲(chǔ)器寫(xiě)周期：猝發(fā)寫(xiě)入數(shù)據(jù)存儲(chǔ)器寫(xiě)和無(wú)效周期保證寫(xiě)入，同時(shí)廣播“無(wú)效”信息中斷響應(yīng)周期：響應(yīng)I/O設(shè)備中斷特殊周期：主設(shè)備廣播信息到多個(gè)目標(biāo)設(shè)備雙地址總線(xiàn)周期：傳輸64位地址配置讀和寫(xiě)周期實(shí)現(xiàn)對(duì)PCI總線(xiàn)設(shè)備的配置信息進(jìn)行讀寫(xiě)，實(shí)現(xiàn)自動(dòng)配置59PCI總線(xiàn)時(shí)序同步時(shí)序協(xié)議，數(shù)據(jù)傳輸需要兩個(gè)階段第一個(gè)階段（一個(gè)時(shí)鐘）：提供地址第二個(gè)階段（最少一個(gè)時(shí)鐘）：交換數(shù)據(jù)非猝發(fā)傳送需要2個(gè)時(shí)鐘周期支持無(wú)限猝發(fā)傳送，第一個(gè)時(shí)鐘提供地址，后續(xù)時(shí)鐘交換數(shù)據(jù)，也就是2-1-1-1……最大總線(xiàn)帶寬每個(gè)時(shí)鐘傳送64位數(shù)據(jù)，時(shí)鐘頻率66MHz8×66MB/S＝528MB/S60PCI總線(xiàn)時(shí)序PCI總線(xiàn)主設(shè)備置FRAME#有效,首先開(kāi)始1個(gè)地址期,