PS接口鍵盤的輸入識別電路設(shè)計方案報告說明書

PAGE0-

??課程設(shè)計(報告）任務(wù)書（理工科類）Ⅰ、課程設(shè)計（報告）題目:Ⅱ、課程設(shè)計（論文）工作內(nèi)容一、課程設(shè)計目標(biāo)１.培育綜合運(yùn)用知識和獨(dú)立開展實(shí)踐創(chuàng)新的能力；2.把PS/2的傳輸協(xié)議理解的更透徹一些；３．將VｅｒｉlogHＤL語言運(yùn)用的更加嫻熟。二、討論方法及手段應(yīng)用1。將任務(wù)分成若干模塊，查閱相關(guān)論文資料，分模塊調(diào)試和完成任務(wù);2．學(xué)習(xí)PＳ2鍵盤協(xié)議；３。分模塊實(shí)驗箱調(diào)試。三、課程設(shè)計預(yù)期效果１．完成實(shí)驗環(huán)境搭建；２．以通用的PS2鍵盤為輸入，設(shè)計一個能夠識別PＳ2鍵盤輸入編碼的電路，并把鍵值通過數(shù)碼管顯示;３。至少能夠識別0~９的數(shù)字鍵。同學(xué)姓名：吳韜專業(yè)班級：０9級自動化摘要ＰS/2鍵盤是一種常用的計算機(jī)輸入設(shè)備,只需稍加改動，便可很便利的應(yīng)用在各種嵌入式系統(tǒng)中.本文提出了一種利用ＦＰＧA來設(shè)計ＰS/2接口的方法，結(jié)果表明此方法有容易實(shí)現(xiàn)模塊化和移植性強(qiáng)的特點(diǎn)?！娟P(guān)鍵詞】PS/２接口嵌入式系統(tǒng)FＰGAAＢSTＲＡCTＰS／２keyboａｒdｉｓagｅneraliｎputｏfcomputesyｓteｍ．Ｉtcanbeｅasilｙeqｕipｐedwithvａｒioｕseｍbｅddｅｄsysｔｅｍｓ。ThiｓｐaｐerｄescｒｉbｅsaｎewmethodｔodesignPS/2intｅｒｆａｃewithFPＧA。Ｔheｒesultindicatestｈattｈedｅsignｈasthｅfeaｔuresｏfeasｙｍｏdｕlaｒizａｔionandpoｗeｒfultrａｎsplａntａblecaｐａbilｉty。【Keywoｒds】PＳ／２ｉnｔｅrｆaｃe;embeｄｄｅｄｓｙｓtｅm；FPＧA第一章系統(tǒng)設(shè)計第一節(jié)課題目標(biāo)及總體方案鍵盤作為嵌入式系統(tǒng)的一種最常用人機(jī)接口設(shè)備,在嵌入式系統(tǒng)中有著相當(dāng)廣泛的應(yīng)用。但開發(fā)者一般均采納自行設(shè)計的簡易矩陣鍵盤，這類鍵盤僅僅是按行、列排列起來的矩陣開關(guān)，往往需要單獨(dú)設(shè)計并制作,通用性不強(qiáng)。當(dāng)需要較多的按鍵時,則會占用較多的Ｉ／Ｏ端口,在軟件上則要進(jìn)行上電復(fù)位按鍵掃描及通信處理，而且還要加上按鍵的去抖動處理,增大了系統(tǒng)的軟硬件開銷。而ＰＳ／2鍵盤，內(nèi)嵌自動去除按鍵抖動的設(shè)計，自動地識別鍵的按下與釋放，軟硬件可發(fā)簡便，價格廉價,穩(wěn)定牢靠，將ＰS/2鍵盤作為嵌入式系統(tǒng)的輸入設(shè)備已經(jīng)成為可行的方案。而目前關(guān)于PS／2鍵盤掌握的應(yīng)用大部分采納單片機(jī)掌握，與單片機(jī)相比，F(xiàn)PＧA具有比單片機(jī)更加靈敏,集成度更高,容易移植等特點(diǎn)。本文在分析PＳ/２協(xié)議和ＰＳ/2鍵盤工作原理與特點(diǎn)的基礎(chǔ)上,給出了在ＡＬＴEＲACycloｎｅ系列EPＩＣ6Ｑ240C8上對PＳ／2鍵盤接口的實(shí)現(xiàn)方法。其次節(jié)PS/2接口協(xié)議簡介PS/2物理特性PＳ／2設(shè)備接口用于很多現(xiàn)代的鼠標(biāo)和鍵盤,它最初由IBM開發(fā)，最常見的為6腳minｉ-ＤIN,其引腳結(jié)構(gòu)和外形如圖1所示。圖1PＳ／２硬件接口外形圖PＳ/2設(shè)備有主從之分，現(xiàn)在廣泛使用的ＰS/2鍵盤鼠標(biāo)均工作在從設(shè)備方式下。PS／2接口的時鐘與數(shù)據(jù)線都是集電極開路結(jié)構(gòu),必須外接上拉電阻，一般上拉電阻設(shè)置在主設(shè)備中，主從設(shè)備之間的數(shù)據(jù)通信采納雙向同步方式傳輸，時鐘信號一般由從設(shè)備產(chǎn)生。二、數(shù)據(jù)包的結(jié)構(gòu)鍵盤的狀態(tài)每轉(zhuǎn)變一次,鍵盤至少會發(fā)出三個字節(jié)的數(shù)據(jù)包，在有鍵按下時會向主機(jī)發(fā)送該鍵的通碼（ＭａkeCode),當(dāng)鍵釋放時發(fā)送斷碼(BｒeaｋCoｄe）。例如:鍵“A”的通碼為０x１C,鍵“A”的斷碼為：0ｘＦ0,0x1C,因此當(dāng)要傳送鍵“A”時，鍵盤發(fā)送的數(shù)據(jù)包的代碼是:0ｘ１C，0xＦ0,0ｘ1Ｃ。接口的時序規(guī)律PＳ／2協(xié)議是一種雙向半雙工串行通信協(xié)議，時鐘信號由鍵盤產(chǎn)生，最大時鐘頻率為33ｋHz,推舉頻率在15kHz.通信兩端通過Clｏｃk同步，通過Data交換數(shù)據(jù),任何一方如果想禁止另一方通信時，只需將Cｌock拉到低電平.其傳輸時序依據(jù)傳輸?shù)姆较虿煌譃榘l(fā)送和接收兩個不同時序規(guī)律,圖２是從鍵盤到主機(jī)的時序圖.其中：Staｒt：起始位,總為‘0’(低電平）Daｔa０～Ｄａｔａ7：８位數(shù)據(jù)位(低位在前，高位在后)Pａriｔｙ:奇偶校驗位(為奇校驗)Ｓｔoｐ：停止位,總為‘1'(高電平）當(dāng)鍵盤要向主機(jī)通信時，鍵盤總是首先檢查時鐘線是否為高電平,如果不是則表明是主機(jī)正在通信，必須緩沖要發(fā)送的數(shù)據(jù)直到重新獲得總線的掌握權(quán)（鍵盤有16個字節(jié)的緩沖區(qū)）,即等到時鐘線是高電平才能發(fā)送數(shù)據(jù)。而且從鍵盤到主機(jī)的數(shù)據(jù)只能在時鐘的下降沿時才能被讀取。當(dāng)主機(jī)到鍵盤進(jìn)行通信時,主機(jī)會首先把時鐘線和數(shù)據(jù)線設(shè)置為“懇求發(fā)送”狀態(tài)。簡略方式為：首先下拉時鐘線至少１0０μs來抑制通信,然后下拉數(shù)據(jù)線“懇求發(fā)送"，最后釋放時鐘.在此過程中,鍵盤在不超過10μｓ的間隔內(nèi)就會檢查這個狀態(tài)。當(dāng)鍵盤檢查到這個狀態(tài)時,就開頭產(chǎn)生時鐘。和鍵盤發(fā)送的數(shù)據(jù)讀取方式不一樣，主機(jī)發(fā)送的數(shù)據(jù)必須在時鐘的上升沿讀取.結(jié)果與商量第一節(jié)ＰＳ/2接口的規(guī)律仿真本次設(shè)計采納了自上而下的模塊設(shè)計方法,考慮需要設(shè)計以下幾部分模塊：串并轉(zhuǎn)換模塊,分揀接收模塊，掌握模塊，封裝發(fā)送模塊等。這幾部分的規(guī)律關(guān)系如圖３所示：串并轉(zhuǎn)換模塊主要是接收和發(fā)送傳輸數(shù)據(jù),能夠把串行數(shù)據(jù)轉(zhuǎn)變成所需要的并行數(shù)據(jù)。分揀接收模塊功能是把串并轉(zhuǎn)換模塊傳過來的數(shù)據(jù)包依據(jù)肯定的要求進(jìn)行分揀提取，從而得到有用的信息。掌握模塊是設(shè)計的核心,PS/２接口是半雙工串行總線，因此其發(fā)送和接收不能同時進(jìn)行,需要掌握模塊對其時序進(jìn)行嚴(yán)格的掌握。掌握模塊負(fù)責(zé)協(xié)調(diào)整個設(shè)計的全過程，在本設(shè)計中采納了狀態(tài)機(jī)的設(shè)計思路。封裝發(fā)送模塊和分揀接收模塊類似，只不過是把要傳送的命令數(shù)據(jù)轉(zhuǎn)變成PS/2協(xié)議要求的發(fā)送數(shù)據(jù)包的格式.整個設(shè)計的流程圖如圖4所示:當(dāng)系統(tǒng)上電或復(fù)位時，主設(shè)備首先向鍵盤發(fā)送初始化信號，在得到鍵盤的應(yīng)答信號后，系統(tǒng)進(jìn)入到了總線空閑狀態(tài),可以進(jìn)行數(shù)據(jù)的發(fā)送和接收,但主設(shè)備擁有更高的優(yōu)先級,正處在接收狀態(tài)時如果得到發(fā)送懇求,會中斷數(shù)據(jù)接收，直接進(jìn)入數(shù)據(jù)發(fā)送狀態(tài)。其次節(jié)硬件驗證硬件驗證在JH-FPGA０2３3實(shí)驗箱實(shí)現(xiàn),在系統(tǒng)中用到復(fù)位電路，電源電路,FPGＡ芯片，程序下載電路,PS／２接口電路，數(shù)碼顯示電路等。選取Cyclｏnｅ系列EＰIC6Q24０C8型FPＧA器件進(jìn)行綜合,將綜合后的配置文件下載到開發(fā)板之后，系統(tǒng)上電,ＰS／2設(shè)備初始化后在實(shí)驗箱正確觀察到了鍵盤的輸入。圖5(接收數(shù)字，顯示ASＣＩI碼） 圖6（接收字母，顯示ＡＳCＩI碼)?心得體會課程設(shè)計完成了，在這個過程中我學(xué)到了很多東西。首先ＦＰGＡ的硬件驗證表明，設(shè)計的各個模塊成功地實(shí)現(xiàn)了復(fù)位后的數(shù)據(jù)傳送過程,達(dá)到了預(yù)期的目標(biāo)。VｅriｌｏｇHDL語言的通用性決定了其具有移植性強(qiáng)的特點(diǎn),對實(shí)際的應(yīng)用具有肯定的參考價值.本文作者創(chuàng)新點(diǎn):本文所作的討論是在利用單片機(jī)實(shí)現(xiàn)PS/2接口的基礎(chǔ)上，重新用FＰGＡ實(shí)現(xiàn)了對PＳ/2接口的掌握。該方法較傳統(tǒng)的單片機(jī)實(shí)現(xiàn)方法具有實(shí)現(xiàn)簡潔，移植性強(qiáng)，便于集成等特點(diǎn)。?參考文獻(xiàn)［１］張琴,向先波,徐國華．PS／2鍵盤在基于PＩC單片機(jī)的遠(yuǎn)程多溫度點(diǎn)巡檢 ?系統(tǒng)中的應(yīng)用機(jī)械與電子，20０６（8)：40-42。[２］苗新法,王秀華．ＰＳ/2鍵盤在嵌入式系統(tǒng)中的應(yīng)用討論［Ｊ]．蘭州交通??高校學(xué)報(自然科學(xué)版）,２007（1）．［３]劉勇，王玉晶，曲斌，于洋．一種嵌入式PC非標(biāo)準(zhǔn)鍵盤的設(shè)計?附錄程序：/｀tｉmescａle1ｎｓ／1psｍodｕleｐs2（clk，rst_ｎ，ps2＿cｌk,ps２_data，ｐｓ2_bｙtｅ）;iｎpｕｔｃlｋ,rsｔ＿ｎ,pｓ２＿clｋ，ps２＿datａ;outpｕt［７:0］ｐs2_bｙtｅ；／/2?×????μ??regｐｓ2＿clk0，ps2＿cｌｋ1,ps２_ｃlｋ２；wirenｅｇ_ps２_cｌk；aｌwａｙs@（ｐｏｓｅｄｇｅｃlkornegedgeｒst_n)ｉｆ(！rst_ｎ）beｇiｎps2_ｃlk０〈=1'ｂ0；ps2_clｋ1＜=１’ｂ0；ｐｓ2_ｃlｋ2＜=１'b０;enｄelｓebeginps2＿cｌｋ0＜=pｓ２_cｌk；ps2_ｃｌk1<=pｓ２＿clk０;pｓ2_clk2＜=ps2＿ｃlk1；ｅｎｄａｓsｉgｎneg_ｐｓ２_clk=ps2_clk2＆~ps２＿clｋ1；//°′??ê±Dò??DDè?êyreｇ[７：0］pｓ2_bｙｔe_ｒ；/／ouputpｓ2＿ｂｙte??ó|μ???′??÷±?á?reｇ[7：０］temp_ｄａt(yī)ａ；／／êy???o3?±?á?reg［３:0]nｕｍ;alwaｙs＠（posedgｅclkｏｒneｇeｄgerｓt_ｎ）if（!rst＿n)bｅgiｎtｅｍp＿dａt(yī)a＜=8'b0；ｎｕm<＝１'ｂ0;eｎｄelｓeｉｆ(ｎeｇ＿ｐs2_clk）//μ±???μ??ê±￡?3?·￠ê??tbegiｎｃase(ｎum）4'd0：nuｍ＜=ｎum＋１;//?aê?×′ì?4’d1:begiｎｎum<＝ｎｕｍ+１；tｅmp＿data[0]〈＝ps２＿data；eｎd4＇d2：ｂeginnｕｍ<＝ｎuｍ＋１；temp＿datａ［1］〈＝pｓ2_dａt(yī)a;end４'ｄ3:ｂeｇinｎｕｍ＜=nｕm＋1；tｅmp_dａt(yī)a［2］〈=ps2_dａt(yī)a;ｅｎd4'd4:ｂegｉnｎum〈=ｎum+1；tｅmp_data［3］＜=pｓ２_daｔａ；eｎd4’d5：begiｎnum<＝num＋1;ｔemｐ_datａ[4]＜=ｐｓ２_ｄata；eｎｄ４'ｄ6：beginnuｍ<=ｎum＋１;ｔｅｍｐ_ｄatａ［5]<＝ps2_dａｔａ；ｅnd４'ｄ７:begｉnnuｍ<＝ｎum+1；ｔｅmp_ｄaｔa［６]〈＝ｐｓ2_daｔa；enｄ４'d８：begiｎnum〈=num＋1；ｔeｍp_data［7]〈＝pｓ２_dａt(yī)a;enｄ４＇d9:nuｍ<=num+1；4'd10：num〈=０；ｄefaulｔ:;ｅｎｄcaｓｅend／/?ì2aê?·??éê?regkey＿ｆ0;ａlwayｓ＠（posedｇeclkornｅｇedgｅrst_n)if（!ｒst＿n)key＿f０〈=０;elseiｆ（num==4’d1０)／/??′?íêò???×??úμ?êy?Ybｅginif（ｔemp_ｄａt(yī)a==８＇hｆ0)ｋeｙ＿f０＜=1;eｌｓebeｇinｉｆ（!key＿ｆ0）//?？ｐs2＿ｂｙte_r＜=ｔｅmｐ_datａ；eｌｓe／/??key_f０＜=0；eｎｄenｄ//?ò3???ó|μ?ASＣＩI??ｒeｇ[7：0]pｓ2_ａｓc；alｗayｓ＠（ｐs2_bｙte＿r）case（ｐs２_ｂyｔｅ_r)8’h15:pｓ2_asc〈＝8'h5１;/／Q８’h1d:pｓ2_ａsc＜=８＇h57;/／W8'ｈ2４:ｐs2＿asｃ<＝8＇h4５;/／Ｅ8'h２d：ｐs2＿ａsｃ＜=8'h52;/／R8'h２c：ｐs２_ａsc〈=8＇ｈ５4;/／Ｔ8'ｈ３5：ps２_asc〈=8’h59;／／Y８’h3c:ps2＿ａsc〈=８＇ｈ５５；/／U８’h4３:ｐｓ2_asｃ<＝8'h４９；/／I8'h4４:ps2_aｓｃ〈＝8＇h４ｆ;／／O8＇ｈ４d：ｐｓ2_asc<=8’h50；//P8'ｈ１c：ps2_asｃ〈=8＇h4１;//A８＇h1b：ｐs2_asｃ〈=8'h5３;//Ｓ8＇h23：pｓ2_asｃ＜=８＇h４4;//Ｄ8'h2ｂ：ｐs２_asc〈=８＇h４６；//F8'ｈ34：ps2_ａｓｃ〈=8'h47;//G8'ｈ33：ｐｓ2＿asc〈＝8'h４８；／／H8'h3b:pｓ２_asｃ〈=8’h４ａ；/／J8＇ｈ4２:ｐs2＿asｃ＜＝8’h4b；//Ｋ８’h４ｂ：ps2_asc<=8’ｈ4c；//L8’ｈ1a：ｐs2＿asc<＝8＇h5a;//Z８'h２2:ps2＿aｓｃ<=8＇h５8；/／X8＇ｈ２１:pｓ2＿asｃ＜=8’h4３;/／Ｃ8'h2ａ:pｓ２_asc＜=8＇h5６；/／Ｖ８’h３2：ｐs2_aｓc<=8＇ｈ４2;//Ｂ8’h31:pｓ２_ａsc<=8＇h４ｅ；//N8’h３a：pｓ2_asｃ<=8＇ｈ4d;//Ｍendcase／／????ó|μ?AＳCII???í3?assｉｇnｐs2＿ｂｙｔe=ps２_asc;eｎｄｍodｕlｅ／／////／／///／///////／／///／／／／／／///////／///／／//／／//／/////／////////／/／／////////／／////modｕleｄｉｇiｔron（cｌk,ｒｓt_n,ｓm_ｃs１,ｓｍ＿cs2,sm＿cs3,ｓm_ｃs4,sm_db，ｐs２_byｔe);inｐutclｋ，rst_n；ｉnpｕt［7：0]ps2_byte；outｐｕtsｍ_cs1,ｓｍ_cs2,sm_cs3,sm_ｃｓ4;output［６:0］sm＿ｄb;//??êy￡?２^24＝1６*１0＾6;?′１6＊10＾6＊２０ns=０．３２s=32０msrｅｇ［1９:０］ｃnt；ａｌwayｓ＠（posedｇeｃｌkｏrｎｅｇｅdｇerst_n）if（！rst＿n）ｃnt＜=25＇b0；eｌseｃnt〈=ｃnt+1’ｂ1；reg［3：0］sｈi,ｇe；alｗays@（ｐoｓedgeclkornｅgedｇeｒsｔ＿n)iｆ(!rsｔ_ｎ)bｅginｓhi＜=4’d０；ge<=４＇d０；endelseif（ｃnt＝=19'hf_ｆfff）bｅginｓhi<＝ps２_bｙｔｅ/1６；ge<=pｓ2_ｂyｔe%16;endparameｔeｒseg0=7’ｈｃ０，ｓeｇ１=7’ｈf9，sｅｇ２＝7’ｈａ4，sｅg3＝7'ｈｂ0，seg4=７＇h９9,ｓeg5=7'h92,seg6＝7'h82，ｓｅｇ7=７＇hf８,seg8=７＇h80,ｓeg9＝７’h90,sｅga=7＇h８8，sｅgb=7'h8３，ｓegc=7’ｈc6，ｓegd＝7'hａ1，sｅｇe=7’h８6，segｆ=７’h8e；//ｓeｇf＝7＇hｆf；reg［３:０］nｕｍ;reg［６:0]ｓｍ_dbｒ;alwaｙｓ＠(nuｍ）case（nuｍ)4＇h0:sm_ｄｂr<=ｓｅg0;４’ｈ1:ｓｍ_ｄbr〈＝seg１；4'h２：sm_dｂｒ〈＝seｇ２;4＇h3:sm＿dｂr＜=ｓeｇ3；4'h4：sｍ＿dbｒ〈＝ｓeg4；4'ｈ5:sｍ＿ｄｂｒ＜=ｓeg５；4＇h6：sm＿dｂｒ<＝ｓｅg6;4’ｈ７：sｍ＿dbr〈＝ｓeg7;４’ｈ８：sm_dｂｒ<＝seｇ8;4＇h９：sｍ＿dbｒ〈＝sｅg9；４’hA：sm_dｂr〈=sega；4'hB:sm_dbr＜＝sｅgb;４’hＣ：sm_dbｒ<＝ｓeｇc;4＇hＤ：sm_ｄbr〈=segｄ;４＇ｈE:ｓm＿dbr＜＝ｓegｅ;４'hＦ：sｍ_ｄbｒ＜＝ｓegf；ｄefault:;endcaseａssignsm_db=sｍ_dbr；ｒeｇsm＿ｃs2_r，sｍ_cs1_r；alｗays@(ｃｌkorshｉｏｒgｅ）ｂｅgｉniｆ（cｎt［1９］）beｇｉnｓｍ＿cｓ2＿r=０;sm_cｓ１_r=1；