100MHz等精度頻率計設計基于VerilogHDL

-.z.數(shù)電課設報告**：*中權**：*中權**：班級：電子1班**科技大學**科技大學2017/10/12100MHz等精度頻率計設計（基于VerilogHDL）一、設計要求：提供一個幅值為10mV~1V，頻率為1~100MHz的正弦信號，需測試以下指標：頻率：測頻圍1Hz~100MHz，測頻精度為測頻全域相對誤差恒為百萬分之一。占空比：測試精度1%~99%相位差：測試兩個同頻率的信號之間的相位差，測試圍0~360二、設計分析使用FPGA數(shù)字信號處理方法，首先需要將正弦信號轉換成可讀取的數(shù)字方波信號，再經(jīng)過FPGA設計計算得出所需測量值。三、模電部分首先選擇比較器，對于100MHz信號，比較器靈敏度需要達到5ns，TI公司的LTV3501靈敏度為4.5ns，符合要求由TLV3501數(shù)據(jù)手冊得知：當頻率低于50MHz的時候，正弦波的峰峰值需大于20mV，頻率高于50MHz時，峰峰值需大于1V。然后需要選擇放大器，當正弦波幅值為10mV時，放大倍數(shù)需大于35。方法通過二級放大，一級用OPA847放大20倍，二級用OPA675放大8倍，得到總放大倍數(shù)160的正弦波。經(jīng)轉換后的輸出電壓符合TTL電平要求，可以被識別出0和1。四、數(shù)電部分開發(fā)板：CycloneIVE:EP4CE6E22C8板載時鐘為50MHz，帶4個按鍵和一個復位鍵（按鍵按下為0，抬起為1），四個七段數(shù)碼管（共陽），F(xiàn)PGA的引腳可由杜邦線引出。設計思路：測量頻率：輸入一個100MHz的基準頻率，由計數(shù)器T1來計算基準頻率的上升沿個數(shù)，即周期數(shù)。輸入一個被測信號，它由計數(shù)器T2來測量周期數(shù)。兩個信號在同一個使能信號EN（使能信號時間為1~2s）下開始計數(shù)，計數(shù)完后，存儲計數(shù)結果，由（T110）可以算出具體的計數(shù)時間（單位ns），再由(（T110ns）/T2)10^9可算得被測信號頻率，單位Hz。測量占空比：同樣由T1測量基準信號100MHz的周期數(shù)，使能信號還是EN。T3測量的也是100MHz，但是它的使能信號是在EN使能時，有被測信號時且被測信號為高電平時計數(shù)，測得的是被測信號高電平中100MHz周期數(shù)的個數(shù)，即在一段時間，高電平的計數(shù)個數(shù)占總計數(shù)個數(shù)的比例。所以占空比計算公式為T3/T1100。測量相位差：T3同前。T4測量的也是100MHz，但它的使能信號為當被測信號1為高電平，被測信號2為低電平。即被測信號1超前被測信號2的部分計數(shù)。用T4/T3180即被測信號1和被測信號2的相位差，但有一個限制，就是被測信號1和被測信號2的占空比都為50%。原理圖：原理圖仿真：頻率：占空比：相位差：mySZQLJ：下載用的頂層文件test：仿真用的頂層文件KEY：按鍵模塊，用于按鍵消抖DFF1：D觸發(fā)器，用于等待被測信號上升沿PL：用于產(chǎn)生測試信號LPM_PLL：用LPM生成的鎖相環(huán)，用于倍頻couter32：32位計數(shù)器process：用于選擇數(shù)據(jù)輸出及數(shù)據(jù)計算MU*：4選1選擇器，選擇輸出計數(shù)器的值SMG：驅動4個7段數(shù)碼管mySZPLJ頂層文件KEY模塊加入按鍵模塊是為了防止按鍵抖動，同時實現(xiàn)TOGGLE，即按一下開始計數(shù)，再按一下計數(shù)結束。DFF1模塊DFF1模塊可以讓使能信號和基準信號，被測信號等同上升沿，提高精準度。PL模塊PL模塊輸入100MHz信號，通過程序轉換，輸出用于測試用的各個信號。LPM_PLL模塊由于板載晶振50M，達不到100MHz要求，加入LPM_PLL模塊為了倍頻，得到所需要的100MHz基準信號。couter32模塊計數(shù)器，采用32位，因為2^32>100M.process模塊軟件轉換，由于計算結果會溢出，這里下載到板子的程序并不包含這個，process模塊僅用于仿真使用。MU*模塊4選1模塊，選擇要輸出的結果SMG模塊驅動4個7段數(shù)碼管。五、下載測試與誤差分析下載測試綁定引腳：被測1輸入：PIN_30被測2輸入：PIM_28生成的測試信號1Hz：PIN_105生成的測試信號1KHz：PIN_103生成的測試信號1MHz：PIN_100生成的測試信號1KHz：PIN_98下載與讀數(shù)：誤差分析可能出現(xiàn)的誤差就是，當基準信號還在高電平和低電平時，EN使能，這會導致T1多計數(shù)或少計數(shù)一個周期，導致計算結果出現(xiàn)誤差。六、總結為期兩周的課設結束了，雖然我如愿完成了設計要求，但是由于身邊沒有可用MCU和自身知識的不足，我未能設計出一款由單片機控制，完全“傻瓜式”的頻率計，這是個小小的遺憾。我相信通過日后不斷學習，我會設計出來的。在這兩周的設計過程中，我遇到了不少問題。首先是對于Quartus的使用和Verilog知識的掌握，上一次使用它們已經(jīng)是一年前，難免生疏了。代價就是花費了我將近兩三天的查閱書籍和翻看以前的程序才撿回來。其次是對模電知識的理解不到位，可能課上學的都是理論知識，現(xiàn)實情況便手忙腳亂。在設計過程中，遇到了大大小小的問題，有時候出現(xiàn)一個小