100MHz等精度頻率計(jì)設(shè)計(jì)基于VerilogHDL

-.z.數(shù)電課設(shè)報(bào)告**：*中權(quán)**：*中權(quán)**：班級(jí)：電子1班**科技大學(xué)**科技大學(xué)2017/10/12100MHz等精度頻率計(jì)設(shè)計(jì)（基于VerilogHDL）一、設(shè)計(jì)要求：提供一個(gè)幅值為10mV~1V，頻率為1~100MHz的正弦信號(hào)，需測(cè)試以下指標(biāo)：頻率：測(cè)頻圍1Hz~100MHz，測(cè)頻精度為測(cè)頻全域相對(duì)誤差恒為百萬(wàn)分之一。占空比：測(cè)試精度1%~99%相位差：測(cè)試兩個(gè)同頻率的信號(hào)之間的相位差，測(cè)試圍0~360二、設(shè)計(jì)分析使用FPGA數(shù)字信號(hào)處理方法，首先需要將正弦信號(hào)轉(zhuǎn)換成可讀取的數(shù)字方波信號(hào)，再經(jīng)過(guò)FPGA設(shè)計(jì)計(jì)算得出所需測(cè)量值。三、模電部分首先選擇比較器，對(duì)于100MHz信號(hào)，比較器靈敏度需要達(dá)到5ns，TI公司的LTV3501靈敏度為4.5ns，符合要求由TLV3501數(shù)據(jù)手冊(cè)得知：當(dāng)頻率低于50MHz的時(shí)候，正弦波的峰峰值需大于20mV，頻率高于50MHz時(shí)，峰峰值需大于1V。然后需要選擇放大器，當(dāng)正弦波幅值為10mV時(shí)，放大倍數(shù)需大于35。方法通過(guò)二級(jí)放大，一級(jí)用OPA847放大20倍，二級(jí)用OPA675放大8倍，得到總放大倍數(shù)160的正弦波。經(jīng)轉(zhuǎn)換后的輸出電壓符合TTL電平要求，可以被識(shí)別出0和1。四、數(shù)電部分開發(fā)板：CycloneIVE:EP4CE6E22C8板載時(shí)鐘為50MHz，帶4個(gè)按鍵和一個(gè)復(fù)位鍵（按鍵按下為0，抬起為1），四個(gè)七段數(shù)碼管（共陽(yáng)），F(xiàn)PGA的引腳可由杜邦線引出。設(shè)計(jì)思路：測(cè)量頻率：輸入一個(gè)100MHz的基準(zhǔn)頻率，由計(jì)數(shù)器T1來(lái)計(jì)算基準(zhǔn)頻率的上升沿個(gè)數(shù)，即周期數(shù)。輸入一個(gè)被測(cè)信號(hào)，它由計(jì)數(shù)器T2來(lái)測(cè)量周期數(shù)。兩個(gè)信號(hào)在同一個(gè)使能信號(hào)EN（使能信號(hào)時(shí)間為1~2s）下開始計(jì)數(shù)，計(jì)數(shù)完后，存儲(chǔ)計(jì)數(shù)結(jié)果，由（T110）可以算出具體的計(jì)數(shù)時(shí)間（單位ns），再由(（T110ns）/T2)10^9可算得被測(cè)信號(hào)頻率，單位Hz。測(cè)量占空比：同樣由T1測(cè)量基準(zhǔn)信號(hào)100MHz的周期數(shù)，使能信號(hào)還是EN。T3測(cè)量的也是100MHz，但是它的使能信號(hào)是在EN使能時(shí)，有被測(cè)信號(hào)時(shí)且被測(cè)信號(hào)為高電平時(shí)計(jì)數(shù)，測(cè)得的是被測(cè)信號(hào)高電平中100MHz周期數(shù)的個(gè)數(shù)，即在一段時(shí)間，高電平的計(jì)數(shù)個(gè)數(shù)占總計(jì)數(shù)個(gè)數(shù)的比例。所以占空比計(jì)算公式為T3/T1100。測(cè)量相位差：T3同前。T4測(cè)量的也是100MHz，但它的使能信號(hào)為當(dāng)被測(cè)信號(hào)1為高電平，被測(cè)信號(hào)2為低電平。即被測(cè)信號(hào)1超前被測(cè)信號(hào)2的部分計(jì)數(shù)。用T4/T3180即被測(cè)信號(hào)1和被測(cè)信號(hào)2的相位差，但有一個(gè)限制，就是被測(cè)信號(hào)1和被測(cè)信號(hào)2的占空比都為50%。原理圖：原理圖仿真：頻率：占空比：相位差：mySZQLJ：下載用的頂層文件test：仿真用的頂層文件KEY：按鍵模塊，用于按鍵消抖DFF1：D觸發(fā)器，用于等待被測(cè)信號(hào)上升沿PL：用于產(chǎn)生測(cè)試信號(hào)LPM_PLL：用LPM生成的鎖相環(huán)，用于倍頻couter32：32位計(jì)數(shù)器process：用于選擇數(shù)據(jù)輸出及數(shù)據(jù)計(jì)算MU*：4選1選擇器，選擇輸出計(jì)數(shù)器的值SMG：驅(qū)動(dòng)4個(gè)7段數(shù)碼管mySZPLJ頂層文件KEY模塊加入按鍵模塊是為了防止按鍵抖動(dòng)，同時(shí)實(shí)現(xiàn)TOGGLE，即按一下開始計(jì)數(shù)，再按一下計(jì)數(shù)結(jié)束。DFF1模塊DFF1模塊可以讓使能信號(hào)和基準(zhǔn)信號(hào)，被測(cè)信號(hào)等同上升沿，提高精準(zhǔn)度。PL模塊PL模塊輸入100MHz信號(hào)，通過(guò)程序轉(zhuǎn)換，輸出用于測(cè)試用的各個(gè)信號(hào)。LPM_PLL模塊由于板載晶振50M，達(dá)不到100MHz要求，加入LPM_PLL模塊為了倍頻，得到所需要的100MHz基準(zhǔn)信號(hào)。couter32模塊計(jì)數(shù)器，采用32位，因?yàn)?^32>100M.process模塊軟件轉(zhuǎn)換，由于計(jì)算結(jié)果會(huì)溢出，這里下載到板子的程序并不包含這個(gè)，process模塊僅用于仿真使用。MU*模塊4選1模塊，選擇要輸出的結(jié)果SMG模塊驅(qū)動(dòng)4個(gè)7段數(shù)碼管。五、下載測(cè)試與誤差分析下載測(cè)試綁定引腳：被測(cè)1輸入：PIN_30被測(cè)2輸入：PIM_28生成的測(cè)試信號(hào)1Hz：PIN_105生成的測(cè)試信號(hào)1KHz：PIN_103生成的測(cè)試信號(hào)1MHz：PIN_100生成的測(cè)試信號(hào)1KHz：PIN_98下載與讀數(shù)：誤差分析可能出現(xiàn)的誤差就是，當(dāng)基準(zhǔn)信號(hào)還在高電平和低電平時(shí)，EN使能，這會(huì)導(dǎo)致T1多計(jì)數(shù)或少計(jì)數(shù)一個(gè)周期，導(dǎo)致計(jì)算結(jié)果出現(xiàn)誤差。六、總結(jié)為期兩周的課設(shè)結(jié)束了，雖然我如愿完成了設(shè)計(jì)要求，但是由于身邊沒(méi)有可用MCU和自身知識(shí)的不足，我未能設(shè)計(jì)出一款由單片機(jī)控制，完全“傻瓜式”的頻率計(jì)，這是個(gè)小小的遺憾。我相信通過(guò)日后不斷學(xué)習(xí)，我會(huì)設(shè)計(jì)出來(lái)的。在這兩周的設(shè)計(jì)過(guò)程中，我遇到了不少問(wèn)題。首先是對(duì)于Quartus的使用和Verilog知識(shí)的掌握，上一次使用它們已經(jīng)是一年前，難免生疏了。代價(jià)就是花費(fèi)了我將近兩三天的查閱書籍和翻看以前的程序才撿回來(lái)。其次是對(duì)模電知識(shí)的理解不到位，可能課上學(xué)的都是理論知識(shí)，現(xiàn)實(shí)情況便手忙腳亂。在設(shè)計(jì)過(guò)程中，遇到了大大小小的問(wèn)題，有時(shí)候出現(xiàn)一個(gè)小