數(shù)字電子技術(shù)教學(xué)省公開課一等獎(jiǎng)全國(guó)示范課微課金獎(jiǎng)?wù)n件

數(shù)字電子技術(shù)教材閻石：數(shù)字電子技術(shù)（第四版）第一章第五章第四章第三章第二章第八章第七章第六章第九章1/173第一章：邏輯代數(shù)基礎(chǔ)1.1概述1.2邏輯代數(shù)中三種基本運(yùn)算1.3邏輯代數(shù)基本公式和慣用公式1.4邏輯代數(shù)基本定理1.5邏輯函數(shù)及其表示方式1.6邏輯函數(shù)公式化簡(jiǎn)法1.7邏輯函數(shù)卡諾圖化簡(jiǎn)法1.8含有沒有關(guān)項(xiàng)邏函及其化簡(jiǎn)2/1731.1概述1.1.1數(shù)字量和模擬量模擬量：隨時(shí)間是連續(xù)改變物理量。特點(diǎn)：含有連續(xù)性。表示模擬量信號(hào)叫做模擬信號(hào)。工作在模擬信號(hào)下電子電路稱為模擬電路。數(shù)字量：時(shí)間、幅值上不連續(xù)物理量。特點(diǎn)：含有離散。表示數(shù)字量信號(hào)叫做數(shù)字信號(hào)。工作在數(shù)字信號(hào)下電子電路稱為數(shù)字電路。3/1731.1.2數(shù)制和碼制一、數(shù)制通式：1、十進(jìn)制(Decimal)①有十個(gè)數(shù)碼：0、1、┅┉9；②逢十進(jìn)一（基數(shù)為十）；③可展開為以10為底多項(xiàng)式。如：（48.63）＝4/1732、二進(jìn)制（Binary)①有兩個(gè)數(shù)碼：0、1；②逢二一（基數(shù)為2）；③可展為以2為底多項(xiàng)式。如：式中：同理：用一樣方法可分析十六進(jìn)制數(shù)，此處不再說明。稱為位權(quán)。5/173十進(jìn)制二進(jìn)制十進(jìn)制二進(jìn)制00000810001000191001200101010103001111101140100121100501011311016011014111070111151111下面說明十進(jìn)制與二進(jìn)制間對(duì)應(yīng)關(guān)系：6/173二、數(shù)制轉(zhuǎn)換1、二十方法：按位權(quán)展開再求和即可。2、十二整數(shù)部分：除2取余法

199

18148112024010011演算示例（19）D＝（

）B7/173小數(shù)部分：乘2取整法例：（0.625）D＝（）B0.625＊21.2500.501.00.1013、二十六方法：從小數(shù)點(diǎn)開始左右四位一組，然后按二、十進(jìn)制對(duì)應(yīng)關(guān)系直接寫出即可。如：（110110010.11011）B＝=（1B2.D8）HB21D88/173二、碼制內(nèi)容見下表比如，一位十進(jìn)制數(shù)0~9十個(gè)數(shù)碼，用四位二進(jìn)制數(shù)表示時(shí)，其代碼稱為二——十進(jìn)制代碼，簡(jiǎn)稱BCD代碼。用不一樣數(shù)碼表示不一樣事物方法，就稱為編碼。為便于記憶和處理，在編碼時(shí)必須遵照一定規(guī)則，這些規(guī)則就稱為碼制。BCD代碼有各種不一樣碼制：8421BCD碼、2421BCD碼、余3碼等，9/173十進(jìn)制編碼種類0123456789權(quán)8421碼00000001001000110100010101100111100010018421余3碼00110100010101100111100010011010101111002421碼（A）00000001001000110100010101100111111011112421余3循環(huán)碼00100110011101010100110011011111111010102421碼（B）000000010010001101001011110011011110111124215211碼0000000101000101011110001001110011011111521110/1731.2邏輯代數(shù)中三種基本運(yùn)算邏輯代數(shù)(布爾代數(shù))用來處理數(shù)字邏輯電路分析與設(shè)計(jì)問題。參加邏輯運(yùn)算變量叫邏輯變量，用字母A，B……表示。每個(gè)變量取值非0即1。邏輯變量運(yùn)算結(jié)果用邏輯函數(shù)來表示，其取值也為0和1。0、1含義在邏輯代數(shù)及邏輯電路中，0和1已不再含有值概念。僅是借來表示事物兩種狀態(tài)或電路兩種邏輯狀態(tài)而已。如：

真－1合－1高－1取值；開關(guān)；電平。假－0分－0低－011/1732、與邏輯真值表3、與邏輯函數(shù)式4、與邏輯符號(hào)5、與邏輯運(yùn)算&ABY00=001=010=011=1Y=ABABY000110110001一、與邏輯運(yùn)算1、與邏輯定義某一事件能否發(fā)生，有若干個(gè)條件。當(dāng)全部條件都滿足時(shí)，事件才能發(fā)生。只要一個(gè)或一個(gè)以上條件不滿足，事件就不發(fā)生，這種決定事件因果關(guān)系“與邏輯關(guān)系”。12/173二、或邏輯運(yùn)算AB011011Y01112、或邏輯真值表3、或邏輯函數(shù)式4、或邏輯符號(hào)Y=A+B0+0=0；0+1=1；1+0=1；1+1=15、或邏輯運(yùn)算≥1ABY1、或邏輯定義00某一事件能否發(fā)生，有若干個(gè)條件。只要一個(gè)或一個(gè)以上條件滿足，事件就能發(fā)生；只有當(dāng)全部條件都不滿足時(shí)，事件就不發(fā)生，這種決定事件因果關(guān)系“或邏輯關(guān)系”。13/173三、非運(yùn)算條件具備時(shí)，事件不能發(fā)生；條件不具備時(shí)事件一定發(fā)生。這種決定事件因果關(guān)系稱為“非邏輯關(guān)系”。5、非邏輯運(yùn)算4、非邏輯符號(hào)3、非邏輯函數(shù)式2、非邏輯真值表AY0110Y=A1AY0=11、非邏輯定義1=014/173四、幾個(gè)最常見復(fù)合邏輯運(yùn)算1、與非Y=AB&ABYAB00011011Y11102、或非≥1ABYAB00011011Y1000Y=A+B3、同或AB00011011Y1001Y=AB+AB=A⊙BABY4、異或AB00011011Y0110ABY1Y=AB+AB=AB15/1731.3邏輯代數(shù)基本公式和慣用公式序號(hào)公式序號(hào)公式910·A=021·A=A3A·A=A45A·B=B·A6A·(B·C)=(A·B)·C7A·(B+C)=A·B+A·C8A·A=0A·B=A+BA=A100=1111213141516171819A+A·B=A+B1=01+A=10+A=AA+A=AA+B=B+AA+(B+C)=(A+B)+CA+B·C=(A+B)·(A+C)A+A=1A+B=A·B111213141516171816/173試證實(shí)：A+AB=A1)列真值表證實(shí)2)利用基本公式證實(shí)1、A+AB=A+B推廣A+ABC=A+BCAB+ABC=AB+CA+AB=A+BAB+ABC=AB+C2、AB=A+B推廣ABC=A+B+C同理：A+B+C=ABC二、推廣舉例ABA+AB0+0·0=00+0·1=0

1+1·0=11+1·1=1A0011

A+AB=A(1+B)=A·1=A慣用公式證實(shí)與推廣一、證實(shí)舉例000110113、冗余律AB＋AC＋BC＝AB＋AC17/1731.4、邏輯代數(shù)基本定理1.4.1代入定理

在邏輯代數(shù)中，如將等式兩邊相同變量都代之以另一邏函，則等式依然成立。如：A＋AB＝A＋B故：AC+D+AC+DB＝AC+D+B1.4.2反演定理

將邏函中“+”變“＊”，“＊”變“+”；“0”變“1”，“1”變“0”；原變量變反變量，反變量變?cè)兞?，所得新式即為原函?shù)反函數(shù)。將邏函中“+”變“＊”，“＊”變“+”；“0”變“1”，“1”變“0”；變量不變，所得新式即為原函數(shù)對(duì)偶式。如：Y＝（A+BCD）E，則Y＝A（B+C+D）+E＝A（B+CD）+E1.4.3對(duì)偶定理如：Y＝A（B+C），則Y‘＝A+BC如：Y＝（A+BCD）E，則Y＝A（B+C+D）+E＝A（B+CD）+E18/1731.5邏輯功效描述方法1.5.2真值表1.5.1邏輯函數(shù)表示式Y(jié)＝ABC+ABC+ABCABCY00000101001110010111011100000111上述邏函真值表如右表所表示。邏函是以表示式形式反應(yīng)邏輯功效。真值表是以表格形式反應(yīng)邏輯功效。19/1731.5.3邏輯圖

以邏輯符號(hào)形式反應(yīng)邏輯功效。與上述邏函對(duì)應(yīng)邏輯電路以下邏輯功效還有其它描述方法。&&&≥111ABCY20/1731.5.4各種邏輯功效描述方法間轉(zhuǎn)換關(guān)系邏函真值表邏輯圖例：已知邏輯圖，求其真值表。解：先由邏輯圖寫出邏函表示式，再將邏函表示式化為與或式并以此列出真值表。21/173Y＝AAB·BAB＝AAB+BAB＝A（A+B）+B（A+B）＝AB+ABABY0001101100111.6邏函公式化簡(jiǎn)法1.6.1化簡(jiǎn)意義先看一例：先學(xué)做人后學(xué)專業(yè)&&&&ABY22/17311&&≥1BACY——與或表示式——與或非表示式——與非與非表示式——或非或非表示式——或與表示式=ABAC=(A+B)(A+C)=AB+ACY=AB+AC=AB+AC=A+B+A+C

可見，同一邏函能夠有各種表示方式，對(duì)應(yīng)有不一樣實(shí)現(xiàn)電路。那么哪種實(shí)現(xiàn)電路方案最簡(jiǎn)單呢？所以，化簡(jiǎn)就成為最主要、最有實(shí)際意義問題了?！?3/1731.6.2化簡(jiǎn)標(biāo)準(zhǔn)1、表示式中乘積項(xiàng)最少（所用門最少）；2、乘積項(xiàng)中因子最少（門輸入端數(shù)最少）；3、化為要求表示形式（便于用不一樣門來實(shí)現(xiàn)）。1.6.3

公式化簡(jiǎn)法例1：Y＝AB+AB+ABC+ABCD+ABCD＝AB（1+C）+AB+（AB+AB）CD＝AB+AB+AB+ABCD＝AB+AB+CD24/173例2：Y=ABC+AD+CD+BD+BED=ABC+AD+CD+BD=ABC+(A+C)D+BD=ABC+ACD+BD=ABC+ACD例3：Y=AB+BC+BC+AB=AB(C+C)+BC(A+A)+BC+AB=ABC+ABC+ABC+ABC+BC+AB=BC+AC+AB人關(guān)鍵競(jìng)爭(zhēng)力是“學(xué)習(xí)”25/1731.7邏函卡諾圖化簡(jiǎn)法公式化簡(jiǎn)法建立在基本公式和慣用公式基礎(chǔ)之上，化簡(jiǎn)方便快捷，不過它依賴于人們對(duì)公式熟練掌握程度、經(jīng)驗(yàn)和技巧，有時(shí)化簡(jiǎn)結(jié)果是否為最簡(jiǎn)還心中無數(shù)，而卡諾圖化簡(jiǎn)法含有規(guī)律性，易于把握。1.7.1邏函標(biāo)準(zhǔn)形式邏函有兩種標(biāo)準(zhǔn)表示形式，即最小項(xiàng)和最大項(xiàng)表示形式，這里主要介紹最小項(xiàng)表示形式。一、最小項(xiàng)定義：設(shè)某邏函有ｎ個(gè)變量，ｍ是ｎ個(gè)變量一個(gè)乘積項(xiàng)，若ｍ中每個(gè)變量以原變量或反變量形式出現(xiàn)一次且只出現(xiàn)一次，則ｍ稱為這個(gè)邏函一個(gè)最小項(xiàng)。26/173如：Y（A、B、C、D）＝ABCD+ABCD+ABC是不是1、最小項(xiàng)性質(zhì)①、ｎ個(gè)變量必有且僅有2ｎ最小項(xiàng)000001010011100101110111ABCABCABCABCABCABCABCABC編號(hào)m0m1m2m3m4m5m6m7ABC最小項(xiàng)約定：原變量用“1”表示；反變量用“0”表示。注：用編號(hào)表示最小項(xiàng)時(shí)，變量數(shù)不一樣，相同編號(hào)所對(duì)應(yīng)最小項(xiàng)名也不一樣。如，ｍ6：對(duì)三變量邏函為ABC；對(duì)四變量邏函為ABCD27/173②、全部最小項(xiàng)之和恒等于128/173如：Y（A、B、C、D）＝ABCD+ABCD+ABC是不是1、最小項(xiàng)性質(zhì)①、ｎ個(gè)變量必有且僅有2ｎ最小項(xiàng)000001010011100101110111ABCABCABCABCABCABCABCABC編號(hào)m0m1m2m3m4m5m6m7ABC最小項(xiàng)約定：原變量用“1”表示；反變量用“0”表示。注：用編號(hào)表示最小項(xiàng)時(shí)，變量數(shù)不一樣，相同編號(hào)所對(duì)應(yīng)最小項(xiàng)名也不一樣。如，ｍ6：對(duì)三變量邏函為ABC；對(duì)四變量邏函為ABCD29/173②、全部最小項(xiàng)之和恒等于1

依據(jù)這一性質(zhì)知，邏函普通不會(huì)包含屬于它全部最小項(xiàng)。2、最小項(xiàng)求法30/173注：●在真值表中，邏函所包含最小項(xiàng)恰是邏函取值為“1”所對(duì)應(yīng)項(xiàng)，如：●邏函最小項(xiàng)表示形式是唯一。ABCY00000101001110010111011100010111二、最大項(xiàng)——自學(xué)1.7.2邏函卡諾圖表示法一、邏輯相鄰項(xiàng)定義：在邏函兩個(gè)最小項(xiàng)中，只有一個(gè)變量因互補(bǔ)而不一樣外，其余變量完全相同。如：與31/173顯然，在真值表中，幾何相鄰兩個(gè)最小項(xiàng)未必滿足邏輯相鄰。那么，能否將真值表中最小項(xiàng)重新排列從而使得幾何相鄰必邏輯相鄰呢？答案是：能，那就是真值表！ABCABCABCABCABCABCABCABCAAｍ0ｍ4ｍ3ｍ2ｍ1ｍ7ｍ6BCBCBCBC0100011110ｍ5ABC二變量：0101AB珍愛環(huán)境就是珍愛生命32/173四變量：ABCD0001111000011110請(qǐng)同學(xué)們考慮它相鄰關(guān)系。二、相鄰項(xiàng)合并規(guī)則兩個(gè)相鄰項(xiàng)合并可消去一個(gè)變量，如：33/173四個(gè)相鄰項(xiàng)合并可消去兩個(gè)變量，如：八個(gè)相鄰項(xiàng)合并可消去三個(gè)變量，如：同理：十六個(gè)相鄰項(xiàng)合并可湔去四個(gè)變量；以這類推。ABCD000111100001111034/1731.7.3邏函卡諾圖化簡(jiǎn)法化簡(jiǎn)標(biāo)準(zhǔn)：●被圈最小項(xiàng)數(shù)應(yīng)等于2ｎ個(gè)；●卡諾圈應(yīng)為矩形且能大不??；●最小項(xiàng)可被重復(fù)圈但不能遺漏；●每圈最少應(yīng)包含有一個(gè)新有最小項(xiàng)。例1：Y＝Σｍ（0，1，3，5，7）ABCD0001111000011110Y11111例2：Y＝Σｍ（0，4，5，7，15）11=ACD+ABC+BCD=ACD+ABD+BCD

此例說明：邏函化簡(jiǎn)結(jié)果不一定是唯一，但最簡(jiǎn)程度一定是唯一。＝AD+ABC35/173例3：Y＝BD+ABCD+ACD+ACD+ABCD1111Y＝BD+ABC+ACD+ACD+ABCABCD0001111000011110Y1111Y=ABC+ACD+ACD+ABC例3：Y=Σm(1,2,3,4,5,6,7,8,9,10,11,12,13,14)1111111111111100圈“1”法：圈“0”法：Y＝BC+AD+AB+CD依據(jù)：∵Y+Y＝1，即（Y+Y）包含全部最小項(xiàng)，∴未被Y包含最小項(xiàng)必被Y所包含；又∵Y＝1時(shí)，Y＝0，∴Y＝Σｍ（0，15）36/173Y＝ABCD+ABCD1.8約束邏函化簡(jiǎn)法1.8.1約束項(xiàng)和約束條件在8421BCD碼中，m10~m15這六個(gè)最小項(xiàng)是不允許出現(xiàn)，我們把它們稱之為約束項(xiàng)（無關(guān)項(xiàng)、任意項(xiàng)）。Σｍ（10，11，12，13，14，15）＝0——稱為約束條件。1.8.2約束邏函化簡(jiǎn)例：設(shè)A、B、C、D為一位8421BCD碼，當(dāng)C、D兩變量取值相反時(shí)，函數(shù)值取值為1，不然取值為0，試寫出邏函最簡(jiǎn)表示式。解：先列出該邏輯問題真值表：此例說明：卡諾圖不但能夠化簡(jiǎn)邏函，還能夠轉(zhuǎn)換表示形式。Y＝ABCD+ABCD37/173ABCDY00000001001000110100011001010111100010010100001111ABCD0001111000011110Y1111138/173第二章：門電路2.1概述2.2二、三極管開關(guān)特征2.3最簡(jiǎn)單與、或、非門電路2.4TTL門電路2.5CMOS門電路39/1732.2二、三極管開關(guān)特征2.2.1

二極管開關(guān)特征＋U2－＋U1－SRD截止＋－斷開_+導(dǎo)通閉合2.1概述

用以實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算單元電路統(tǒng)稱為門電路一、門電路二、正、負(fù)邏輯10正邏輯01負(fù)邏輯40/1732.2.2三極管開關(guān)特征VO/V0t/msVi/V0t/ms截止區(qū)放大區(qū)飽和區(qū)截止區(qū)：Iｂ＝Iｃ＝0，Vｃｅ＝Vｃｃ相當(dāng)于飽和區(qū)：Iｃ＝Vｃｃ/(βRc)=Ics，Vｃｃ＝0V相當(dāng)于VOVｉVCCRCRｂVT41/1732.3最簡(jiǎn)單與、或、非門電路2.3.1二極管與門ABY0V0V0V3V3V0V3V3V0.7V0.7V0.7V3.7V約定：電平高電平—“1”低電平—“0”ABY000110110001Y=A·B—與邏輯功效5VRABYD2D10V3V0.7V3.7V42/1732.3.2二極管或門ABY000110110111Y=A+B—或邏輯功效人?自然YABRD1D20V3V0V2.3V43/1732.3.3三極管非門AY0110I2I1Y=A一、當(dāng)ｖｉ＝0V時(shí)Vｂｅ＝ｖｉ－VEER1R1＋R2＝0－8＊3.33.3＋10＝－2V，所以VT截止，IC=0，VO=5V。＝－2V，VEE(-8V)R210kVCC(5V)AYR13.3kRC1kTβ=200V5V5V0V44/173IbIC二、當(dāng)Vi=5V時(shí)設(shè)：T導(dǎo)通，則：VBE＝0.7V，所以，Vｉ－ｖｂｅR1I1＝5－0.73.3＝1.3ｍA，＝Ｖｂｅ－（－VEE）R2I2＝0.7－（－8）10＝0.87ｍA，＝I1－I2＝Iｂ＝0.43ｍA，ＶCCβRCIBS＝520＊1＝0.25ｍA＝ICSβRｃ＝而VCC(5V)AYR13.3kRC1kTβ=200V5V5V0VVEE(-8V)R210kI2I145/173又因?yàn)镮ｂ＞IBS，所以T飽和導(dǎo)通，ｖｏ＝0V2.4TTL門電路2.4.1TTL反相器一、電路結(jié)構(gòu)及工作原理0.2V3.4V1、輸入A＝0.2V（VIL）T1導(dǎo)通，VB1＝0.9V，VIL＝0.2V0.9VT2、T4截止，IB1＝(VCC－VB1)/R1

=1.025ｍA。R21.6ｋR14ｋR31ｋR4130D1T1D2T2T3T4AVCC（5V）Y46/173R21.6ｋR14ｋR31ｋR4130D1T1D2T2T3T4AVCC（5V）YVIL＝0.2V0.9VY（輸出）＝VCC－VR2－VBE3－VD2＝3.4V＝VOH。VO＝3.4V2、輸入A＝3.4V（VOH）T1集電結(jié)導(dǎo)通、T2、T4飽和，VB1＝2.1V，2.1VVIH＝3.4VT1發(fā)射結(jié)反偏，T1深度飽和，0.7V0.9VVE2＝VB1－VBC1－VBES2＝2.1V－0.7V－0.7V＝0.7V，VC2＝VE3＋VCES2＝0.7V＋0.2V＝0.9V，所以T3、D2截止，VO＝0.2V。VO＝0.2V47/173二、電壓傳輸特征Ｖo＝ｆ（VI）0VO/VVI/V3.4VABCDR21.6ｋR14ｋR31ｋR4130D1T1D2T2T3T4AVCC（5V）Y15VVV＋－VTHVTH—稱為閾電壓或門檻電壓，約為1.4V。48/173然后依據(jù)電壓傳輸特征曲線由：三、輸入噪聲容限普通大約：VL（ｍａｘ）VL（ｍｉｎ）VLN（0.2V）VH（ｍｉｎ）VH（ｍａｘ）VHN（3V）VIL（ｍａｘ）＝0.8V；VIH（ｍｉｎ）＝2.0V。VOL（ｍａｘ）＝0.4V。VOH（ｍｉｎ）＝2.4V；VIH（ｍｉｎ）。VOH（ｍｉｎ）VIL（ｍａｘ）；VOL（ｍａｘ）通常，極難確保輸入、輸出電平在正常值上一直不變，首先要求：49/1730VO/VVI/V3.4VABCDVOH（ｍｉｎ）VIH（ｍｉｎ）VIL（ｍａｘ）VOL（ｍａｘ）VOL（ｍａｘ）VOH（ｍｉｎ）11VOVI定義：VNL＝VIL（ｍａｘ）－VOL（ｍａｘ）

＝0.8V－0.4V＝0.4V；VNH＝VOH（ｍｉｎ）－VIH（ｍｉｎ）＝2.4V－2.0V＝0.4V噪聲容限反應(yīng)了門電路抗干擾能力。50/1732.4.2TTL反相器輸入、輸出特征一、輸入特征ｉI＝ｆ（ｖI）1＋－ｖIｉI5V5VR1T1VBE2VBE4vI/VｉI/ｍA0IISIIH（＜0.04mA）1.4VIIS—稱為輸入短路電流；IIH—稱為高電平輸入電流。二、輸出特征ｖO＝ｆ（ｉL(zhǎng)）ｉL(zhǎng)ｖO5V1RL51/1731、高電平輸出特征5VR2T3ｖOHD2R4RLｉL(zhǎng)ｉL(zhǎng)/ｍAｖOH/V05ｍA74系列門電路輸出高電平時(shí)ｉL(zhǎng)不能超出0.4ｍA。2、低電平輸出特征5VRLT4ｖOLR3ｉL(zhǎng)ｉL(zhǎng)/ｍAｖOH/V00.2V16ｍA52/1733、扇出系數(shù)NOIOHｉL(zhǎng)輸出高電平時(shí)NO:NOH=IOH(max)/IIH=0.4/0.04=10。NOL=IOL(max)/IIS=16/1=16。ｖOH輸出低電平時(shí)NOL:IISｖOLｉL(zhǎng)春111153/173三、輸入端負(fù)載特征ｖI＝ｆ（RI）1VｖIRI5V5VR1T1VBE2VBE4RIRL/ｋΩｖI/V01.4ｖI＝(VCC－VBE1)RI/(RI+R1)=(5－0.7)RI/(RI+4)=4.3RI/(RI+4)2.4.4其它類型TTL電路一、與非門、或非門、與或非門等&≥1≥1&2.4.3TTL反相器動(dòng)態(tài)特征自學(xué)54/173二、OC(OpenCollectorGate)門和TS(Three-StateOutput)門問題提出：VOLVOHR4D2T3T45V過電流1、OC門R2R1R3T2T4BVCCYAY=AB&經(jīng)典TTL門電路輸出端不能并接使用。R4D2T3T45V55/173&&&&1&m個(gè)門n個(gè)輸入端RLVCC線與RL稱上拉電阻。選擇方法以下：VOHVOHVOHIOHILMIOHIIHIL式中：IOH輸出三極管截止時(shí)漏電流；ILM輸出三極管允許最大電流；m’負(fù)載門個(gè)數(shù)，若負(fù)載門輸入端為或運(yùn)算，則m’應(yīng)為輸入端數(shù)。IILVOL56/1732、TS門R2R1R3D1T1D2T2R4T3T4BVCCENAP11Y當(dāng)EN=1時(shí)：Y=AB當(dāng)EN=0時(shí)：T3、T4均截止，輸出呈高阻態(tài)(禁態(tài))。&ENBAY高電平有效：低電平有效：&ENBAY即使OC門和TS門都能實(shí)現(xiàn)線與，但OC門優(yōu)勢(shì)在于經(jīng)過外接不一樣電源電壓可取得不一樣輸出高電平；而TS門優(yōu)勢(shì)在于可方便地組成總線結(jié)構(gòu)。如：57/173單總線：ENEN&AY&B&Z&ENEN雙總線：ZEN&&&&BYA2.5其它類型雙極型數(shù)字集成電路以下電路僅作扼要介紹。2.4.5改進(jìn)型TTL電路74H系列、74S系列、74LS系列等。ECL電路、I2L電路。靜58/1732.6CMOS門電路2.6.1CMOS反相器VOVIVDDT2T11、電路結(jié)構(gòu)及工作原理設(shè)：VDD>VTH1+VTH2,且VIL=0V，VIH=VDD。則：輸入與輸出間為非邏輯關(guān)系。2、電壓傳輸特征和電流傳輸特征0VDDVDDVDD/2VDD/2VIVODCBAVDDVDD/2iDVIVTH1VTH2059/1732.6.2CMOS反相器輸入、輸出特征VOVIVDDT2T1D2DIRSVIiI0VDD+0.7V-0.7VVDDT2RLiD2iOLVIH=VDDVOLVOLiOL0VDD=5V10V15V60/173BAYVDDT4T3T2T1A0101B0011Y1110Y=AB2.6.3CMOS與非門2.6.4CMOS傳輸門和雙向開關(guān)CCVDDO/II/OT2T1VIt010V3V7VT1導(dǎo)通T2導(dǎo)通SWCI/OO/I設(shè)：傳輸信號(hào)電壓為10V，C=10V，C=0V，VTH1=VTH2=3V。TGC1O/II/O61/173第三章：組合邏輯電路3.1概述3.2組合邏輯電路分析方法和設(shè)計(jì)方法3.3若干慣用組合邏輯電路3.4組合邏輯電路中競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象62/1733.1概述電路特點(diǎn)：功效特點(diǎn):任意時(shí)刻輸出信號(hào)只與此時(shí)刻輸入信號(hào)相關(guān)，而與信號(hào)作用前電路輸出狀態(tài)無關(guān)。不包含有記憶功效單元電路，也沒有反饋電路。組合邏輯電路特點(diǎn):數(shù)字電路組合邏輯電路時(shí)序邏輯電路63/1733.2組合邏輯電路分析方法和設(shè)計(jì)方法3.2.1組合邏輯電路分析方法已知邏輯電路分析邏輯功效?由邏輯電路寫出邏函表示式；分析步驟：?化簡(jiǎn)邏函并變換為與或式；?列真值表，判斷其功效。例：試分析圖示電路邏輯功效。&≥1&CBAY解：64/173ABCY00000101001110010111011111000000功效：?檢測(cè)三位二進(jìn)制碼是否相同；?檢測(cè)三臺(tái)設(shè)備工作狀態(tài)是否相同；?檢測(cè)三個(gè)輸入信號(hào)是否相同。3.2.2組合邏輯電路設(shè)計(jì)方法已知邏輯功效設(shè)計(jì)實(shí)現(xiàn)電路設(shè)計(jì)步驟：?畫出邏輯圖并選擇適當(dāng)器件實(shí)現(xiàn)邏函。?列真值表；?寫出邏函表示式并化簡(jiǎn)為適當(dāng)形式；?分析邏輯功效確定輸入變量、輸出函數(shù)；65/173例：電路設(shè)計(jì)一三人表決電路。解：設(shè)：分別用A、B、C代表三意見，取值=1，同意；=0，不一樣意。Y代表表決結(jié)果，Y=1，經(jīng)過；0，未經(jīng)過。ABCY00000101001110010111011110001101&&&&CBAY66/1733.3幾個(gè)慣用組合邏輯電路3.3.1編碼器一、普通編碼器編碼：用文字、符號(hào)、數(shù)字表示特定對(duì)象過程。如電話號(hào)碼、運(yùn)動(dòng)員編號(hào)、姓名等均屬編碼。特指：把輸入每一個(gè)高低電平信號(hào)編成一個(gè)對(duì)應(yīng)二進(jìn)制代碼電路。3位二進(jìn)制編碼器(8線—3線編碼器)：3位二進(jìn)制編碼器Y2Y1Y0I7I1I0I0I1I2I3I4I5I6I7Y0Y2Y3100000000100000000000001000001111?任一時(shí)刻僅允許有一個(gè)輸入端為高電平(有效)—約束。67/173由真值表寫出邏函表示式并利用約束項(xiàng)化簡(jiǎn)可得：≥1≥1≥1I7I6I5I4Y2I3I1I2Y1Y0二、優(yōu)先編碼器特點(diǎn)：允許多個(gè)輸入信號(hào)同時(shí)有效，但只對(duì)優(yōu)先權(quán)最高一個(gè)輸入信號(hào)進(jìn)行編碼。?8線—3線編碼器74LS148：電路見P141：F3.3.3輸入：I0~I7，低電平有效；輸出：Y0~Y3，低電平有效。68/173由電路易得：S—稱為選通輸入端，S=0，編碼器工作；1，編碼器不工作。低電平有效。YS—稱為選通輸出端，低電平有效：0，表示編碼器工作且無信號(hào)輸入；YS=1，編碼器工作且有輸入信號(hào)。YEX—稱為擴(kuò)展輸出端，低電平有效。YEX=0，表示，編碼器工作且有輸入信號(hào)。69/173邏輯符號(hào)：用二片74LS148擴(kuò)展為16線—4線編碼器：Y2Y1Y0YSYEX74LS148SI0I1I2I3I4I5I6I7Y2Y1Y0YSYEX74LS148SI0I1I2I3I4I5I6I7A15A14Z1A8A3Z2Z3&&&&Z0A12A13A9A10A11A7A6A5A4A2A1A0?10線—4線(8421BCD碼)編碼器74LS147電路見P144F3.3.5：輸入：I0~I9，代表0~9十個(gè)數(shù)碼；輸出：Y3~Y0，代表一位8421BCD碼。節(jié)能型&&70/1733.3.2譯碼器譯碼是編碼逆過程，它是將輸入代碼轉(zhuǎn)換成對(duì)應(yīng)高低電平輸出。一、二進(jìn)制譯碼器3位二進(jìn)制譯碼器（3線-8線）：111A0A1A2Y0Y1Y7Y2VCC輸入：A2A1A0代表3位二進(jìn)制碼。輸出：Y7~Y0代表0~7八個(gè)數(shù)碼。Y0=A2A1A0，Y7=A2A1A0…71/173集成3線—8線譯碼器74LS138，電路見P146、F3.3.8。由電路易得：Y0=A2A1A0S=m0S，Y1=A2A1A0S=m1S，Y7=A2A1A0S=m7S…S=S1S2S3—稱為譯碼控制端(使能端)。S=0，不工作；1，工作。1000S2+S30111S1

1111111111111111011111111011111111111111000001111Y0Y1Y2Y3Y4Y5Y6Y7A2A1A0功效表72/173Y0Y1Y2Y3Y4Y5Y6Y7

74LS138S1S2S3A2A1A0

二、BCD碼(4線—10線)譯碼器邏輯符號(hào)8421BCD碼譯碼器74LS42A3A2A1A0：輸入，表示8421BCD碼；Y0~Y9：代表0~9十個(gè)數(shù)碼。Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9

74LS42A3A2A1A0

Y0Y1Y2Y3Y4Y5Y6Y7

74LS138S1S2S3A2A1A0

用二片138擴(kuò)展為4線—16線譯碼器：Z14Z15Z13Z12Z11Z10Z9Z8Z7Z6Z5Z4Z3Z2Z1Z05VD3D1D2D073/173三、顯示譯碼器顯示器驅(qū)動(dòng)器代碼常見顯示器發(fā)光二極管LED；液晶LCD。1、七段字符顯示器(數(shù)碼管)譯碼器bacdefgD.PabgD.PabgD.P2、BCD—七段顯示譯碼器111111001100001110011000000011001YaYbYcYdYeYfYgA3A2A1A0據(jù)8421BCD碼和數(shù)碼管工作原理可列出真值表：74/173由真值表可求出各輸出端邏函表示式，如：A3A2A1A00001111000011110Ya1111111100000000Ya=A3A2A1A0+A2A0+A3A1同理可得：Ya=A3A2A1A0+A2A0+A3A1Yc=A2A1A0+A3A2Yd=A2A1A0+A2A1A0+A2A1A0Yb=A3A2A1A0+A2A0+A3A1Ye=A2A1+A0Yf=A3A2A0+A2A1+A1A0Yg=A2A1A0+A3A2A1據(jù)此，可畫出邏輯電路圖。75/173?集成BCD碼—七段顯示譯碼器7448：電路見P155F3.3.15，其邏輯符號(hào)為：YaYbYcYdYeYfYg

74LS48

BI/RBOA3A2A1A0

LT

RBI

電路由兩部分組成：譯碼部分；控制部分。?燈測(cè)試輸入信號(hào)LT：輸入，用以檢驗(yàn)數(shù)碼管好壞。LT=0，七段全亮；1，電路正常譯碼。?滅零輸入信號(hào)RBI：輸入，當(dāng)RBI=0時(shí)，若輸入A3A2A1A0=0000，則七段全滅，不顯示；若A3A2A1A0≠0000，則照常顯示。76/173?滅零輸出信號(hào)RBO：輸出，當(dāng)芯片本身處于滅零狀態(tài)(即RBI=0且A3A2A1A0=0000)時(shí)，RBO=0，不然RBO=1。利用RBI、RBO信號(hào)，在多位顯示系統(tǒng)中能夠熄滅多出零，如：003.8010RBIRBORBIRBORBORBIRBIRBORBORBIRBORBIRBORBI5V7447介紹：其功效與7448完全相同，僅是輸出為低電平有效，可作來驅(qū)動(dòng)共陽極組LED顯示器。77/1733.3.3數(shù)據(jù)選擇器一、數(shù)據(jù)選擇器工作原理D1D0D2D3YSA1A0A1A0Y00011011D1D0D2D3Y=A1A0D0+A1A0D1+A1A0D2+A1A0D3&1&&&1≥1A1A0D1D0D2D3Y1ST78/173二、集成數(shù)據(jù)選擇器▲雙四選一數(shù)據(jù)選擇器74LS153：兩個(gè)數(shù)據(jù)選擇器公用地址輸入端和電源。Y1Y2A1

74LS153A0D10D11D12D13S1D20D21D22D23S2▲八選一數(shù)據(jù)選擇器CC4512：DIS

YA2INHCC4512A1D0D1D2D3D4D5D6D7A0Y=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1A0D779/173功效表為：正常工作Y=0(不工作)輸出高阻態(tài)00011功能DISINH3.3.4加法器先看一例：1101+10111110010此例說明：只有最低位為兩個(gè)數(shù)碼相加，其余各位都有可能是三個(gè)數(shù)碼。加得結(jié)果必須用二位數(shù)來表示，一位反應(yīng)本位和，一位反應(yīng)進(jìn)位。一、1位加法器?半加器ABSCO00011011

01100001S=AB+ABCO=AB=1＆ABSCOA∑SBCO80/173?全加器ABCISCO0000010100111001011101110010100110010111S∑COABCI二、多位加法器串行進(jìn)位：CO∑SABCICO∑SABCICO∑SABCIS1S0C0S2A1A0A2B1B0B281/1733.3.5數(shù)值比較器ABY(A<B)Y(A=B)Y(A>B)00011011010100001010一、1位數(shù)值比較器≥1&1&1Y(A<B)Y(A>B)Y(A=B)AB二、多位數(shù)值比較器A=A3A2A1A0B=B3B2B1B0①②③④82/173A3B3A3B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3B3A2B2A2B2A2=B2A2=B2A2=B2A2=B2A2=B2A2B2A1B1A1B1A1=B1A1=B1A1=B1A1B1100001100001100001100001010A0B0A0B0

A0=B0Y(A<B)Y(A=B)Y(A>B)A0

B0

83/1733.3.6用集成器件設(shè)計(jì)組合邏輯電路一、用譯碼器設(shè)計(jì)例1：用74LS138實(shí)現(xiàn)以下一組邏函解：先將邏函表示為最小項(xiàng)形式：Z1＝ｍ4+ｍ6+ｍ3+ｍ5Z3＝ｍ2+ｍ3+ｍ5Z2＝ｍ3+ｍ7+ｍ1若令：A=A2，B=A1，C=A0，則有：Z1＝ｍ4+ｍ6+ｍ3+ｍ5＝ｍ4ｍ6ｍ3ｍ5＝Y(jié)4Y6Y3Y5Z2＝ｍ3+ｍ7+ｍ1＝ｍ3ｍ7ｍ1＝Y(jié)3Y7Y1Z3＝ｍ2+ｍ3+ｍ5＝ｍ2ｍ3ｍ5＝Y(jié)2Y3Y5由74LS138知，在譯碼狀態(tài)下有：Y0=m0，Y1=m1，…Y7=ｍ7。84/173Y0Y1Y2Y3Y4Y5Y6Y7

74LS138S1S2S3A2A1A0

&&&Z2Z1Z3ABC10二、用數(shù)據(jù)選擇器設(shè)計(jì)普通說來，4選1數(shù)選器可實(shí)現(xiàn)3變量以下邏函，8選1數(shù)選器可實(shí)現(xiàn)4變量以下邏函，在允許添加門電路時(shí)，可實(shí)現(xiàn)任一邏函。例2：用4選1實(shí)現(xiàn)Z=AC+ABC+ABC解：ABZY=A1A0D0+A1A0D1+A1A0D2+A1A0D3

Z=ABC+ABC+ABC+ABC=ABC+AB+ABC若令A(yù)1=A，A0=B，Y=Z，則經(jīng)過比較對(duì)應(yīng)項(xiàng)可得：D0=C，D1=1，D2=C，D3=0。A1YA0D0D1D2D3SCC10085/173例3：用8選1實(shí)現(xiàn)邏函Z=ABC+BD+ABCDE解：若令A(yù)2=A，A1=B，A0=C，Y=Z，則：Y=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1A0D7Z=ABC+ABCD+ABCD+ABCD+ABCD+ABCDEDIS

YA2INHCC4512A1D0D1D2D3D4D5D6D7A0ABC00ZD&01E潤(rùn)86/1733.4組合邏輯電路中競(jìng)爭(zhēng)_冒險(xiǎn)現(xiàn)象?Y=ABAC=AB+AC1&&&BACYG1G2G3G4Y1Y2原因分析：當(dāng)B＝C＝1時(shí)，Y＝A+A應(yīng)恒等于1但因?yàn)榇嬖谘舆t時(shí)間tpd，使得G2、G3輸入信號(hào)不一樣時(shí)改變，造成G4輸入信號(hào)也不一樣時(shí)改變，遭成G4輸出產(chǎn)生不應(yīng)出現(xiàn)負(fù)脈沖，該負(fù)脈沖對(duì)后續(xù)電路將產(chǎn)生造成干擾。稱：A+A—0型冒險(xiǎn)。B、C1AAY1Y2tpd2tpd1Y87/1731BACYG1G2G3G4Y1Y2≥1≥1≥1?Y=A+B+A+C=AA+AC+AB+BCB、C0AAY1Y2tpd2tpd1Y稱：AA—1型冒險(xiǎn)。當(dāng)B＝C＝0時(shí)，Y＝AA應(yīng)恒等于0，但考慮tpd后，輸出端出現(xiàn)了正干擾脈沖。?判斷方法：當(dāng)其它變量取常值時(shí)，若邏函能化為A+A、AA形式，則存在競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。?消除方法：?在電路輸出端接入濾波電容。?在電路輸入端加選通脈沖。?在邏函中增加冗余項(xiàng)。88/173第四章：觸發(fā)器4.1概述4.2觸發(fā)器4.3觸發(fā)器電路結(jié)構(gòu)和邏輯功效間關(guān)系鍥而不舍金石可鏤89/1734.1概述含有記憶功效邏輯單元稱為觸發(fā)器。觸發(fā)器是組成時(shí)序電路基本單元。特點(diǎn)：?含有兩個(gè)穩(wěn)定狀態(tài)“0”和“1”；?依據(jù)需要能夠置“0”、置“1”。分類：功效RSJKD；TT’結(jié)構(gòu)基本RS同時(shí)RS主從型。邊緣型90/1734.2觸發(fā)器4.2.1基本RS觸發(fā)器&&RDSDQQ一、電路結(jié)構(gòu)?兩與非門交叉耦合而成。?兩輸入端RD、SD，兩互補(bǔ)輸出端Q、Q。?用Q端狀態(tài)表示觸發(fā)器狀態(tài)。二、工作原理維持置00置11約束1*11010Qｎ00功效Qｎ+1RDSD?真值表RD—直接復(fù)位端。SD—直接置位端。0111100011111000100110010011001111≥1≥1QQSDRD或非門91/173?時(shí)序圖QQSDRD狀態(tài)不定?動(dòng)作特點(diǎn)輸入信號(hào)時(shí)刻決定著輸出狀態(tài)。?邏輯符號(hào)QQRDSDQQRDSD與非門或非門?結(jié)構(gòu)簡(jiǎn)單。?輸入信號(hào)存在約束。?電路每時(shí)每刻都接收輸入信號(hào)。三、優(yōu)缺點(diǎn)92/1734.2.2同時(shí)RS觸發(fā)器&RSQQ&&&CP一、電路結(jié)構(gòu)由基本RS觸發(fā)器和導(dǎo)引門組成。二、工作原理11100100Qn+1=00約束1＊Qn+1=11Qn+1=QnQnRS功能Qn+1CP01111100000111100001001011?動(dòng)作特點(diǎn)在CP＝0時(shí)，不接收輸入信號(hào)，在CP＝1時(shí)才接收。輸入信號(hào)決定觸發(fā)器翻轉(zhuǎn)方向（狀態(tài)），時(shí)鐘脈沖決定觸發(fā)器翻轉(zhuǎn)時(shí)刻，這是全部含有CP觸發(fā)器共同特點(diǎn)。RDSD93/173?時(shí)序圖RCPSQ干擾錯(cuò)誤?邏輯符號(hào)三、缺點(diǎn)?輸入仍有約束?抗干擾能力差四、觸發(fā)器邏輯功效描述方法?真值表?時(shí)序圖?特征方程Qn+10001111001RSQn111?狀態(tài)轉(zhuǎn)換圖01R=S=0R=0,S=1R=1,S=0R=0S=Qn+1=S+RQnSR=0QQR

S>cp94/1734.2.3主從型觸發(fā)器1、電路結(jié)構(gòu)2、工作原理1CP&&&&RS&&&&QQ由兩個(gè)同時(shí)RS觸發(fā)器串接和一個(gè)電子開關(guān)組成。從觸發(fā)器從觸發(fā)器cpRSQnQn+10000001110011001101010011111000110011101*1一、主從RS觸發(fā)器?動(dòng)作特點(diǎn)輸入信號(hào)分兩步走，在CP＝1時(shí)將輸入信號(hào)接收到主觸發(fā)器中，在CP＝0時(shí)再將輸入信號(hào)存入到從觸發(fā)器內(nèi)。95/173?時(shí)序圖CPRSQ’Q干擾，波形會(huì)怎樣？?邏輯符號(hào)3、優(yōu)缺點(diǎn)?輸入信號(hào)無約束。?易受干擾。二、主從JK觸發(fā)器1、電路結(jié)構(gòu)在主從RS觸發(fā)器基礎(chǔ)上增加兩根反饋線就組成了主從JK觸發(fā)器。

1R

1S>C1QQRSCP96/1732、工作原理1CP&&&&KJ&&&&QQcpJKQnQn+10001101101010101010110功能Qn+1=0Qn+1=QnQn+1=1Qn+1=Qn因?yàn)榕c主從RS基本相同，所以僅分析J=K=1，Q=0這一個(gè)情況。 0000111111規(guī)律J≠KJ=KJ=K=0J=K=1Qn+1=J維持計(jì)數(shù)?特征方程Qn+1=JKQn+JKQn+JKQn+JKQn

=JQn+KQn97/173?時(shí)序圖QKCPJ對(duì)輸出狀態(tài)有沒有影響？?動(dòng)作特點(diǎn)在CP=1期間，要求輸入信號(hào)應(yīng)穩(wěn)定不變，不然有可能造成觸發(fā)器誤動(dòng)作。?邏輯符號(hào)多輸入：3、優(yōu)缺點(diǎn)?功效最強(qiáng)。?易受干擾。

>QQRdK1K2K3CP1JC11K＆＆J1J2J3Sd

1J

1K>C1QQJKCPRdSd98/1734.2.4邊緣型觸發(fā)器一、COMS傳輸門邊緣型觸發(fā)器TG11TG3TG2TG4111DCPCPCPCPCPCPCPCPQQ?工作原理CPDQn+1Qn00001000011111111000001111100011?動(dòng)作特點(diǎn)僅在CP由0→1瞬間接收輸入信號(hào)，其它時(shí)間輸入信號(hào)改變對(duì)觸發(fā)器狀態(tài)無影響。?優(yōu)缺點(diǎn)?抗干擾能力強(qiáng)，可靠性高。?功效簡(jiǎn)單。99/173二、維持阻塞觸發(fā)器1、電路結(jié)構(gòu)由基本RS觸發(fā)器和維持阻塞電路組成。2、工作原理&&&&&&4321DCPQQ4321—置“0“維持線—置“1“阻塞線—置“0“阻塞線—置“1“維持線CPDQn+1Qn0000001111110000011111?特征方程100/173?動(dòng)作特點(diǎn)在CP由0→1時(shí)，觸發(fā)器按輸入信號(hào)改變狀態(tài)，在CP=1期間，即使輸入信號(hào)改變，因?yàn)榫S持阻塞作用，觸發(fā)器狀態(tài)也不會(huì)改變，從而有效地提升了工作可靠性。QCPD誤動(dòng)作否？?時(shí)序圖?邏輯符號(hào)QQD

>cp4.3觸發(fā)器電路結(jié)構(gòu)和邏輯功效間關(guān)系觸發(fā)器邏輯功效和觸發(fā)器電路結(jié)構(gòu)之間沒有必定聯(lián)絡(luò)，同一個(gè)邏輯功效觸發(fā)器能夠由不一樣電路結(jié)構(gòu)類型，同一個(gè)電路結(jié)構(gòu)觸發(fā)器能夠做成不一樣邏輯功效。4.2.5T及T‘觸發(fā)器T：T=0時(shí)，維持；T=1時(shí)，計(jì)數(shù)。T’：僅有計(jì)數(shù)功效。101/1735.1概述5.2時(shí)序邏輯電路分析方法5.3若干慣用時(shí)序邏輯電路5.4時(shí)序邏輯電路設(shè)計(jì)方法第五章時(shí)序邏輯電路102/1735.1概述反饋電路將存放電路輸出狀態(tài)反饋到組合邏輯電路輸入端，與輸入信號(hào)一起共同決定電路輸出。時(shí)序邏輯電路特點(diǎn)1、功效特點(diǎn)而且取決于上一個(gè)時(shí)刻輸出狀態(tài)。包含組合邏輯電路、存放電路及反饋電路。任一時(shí)刻輸出信號(hào)不但取決于此時(shí)刻輸入信號(hào)，2、電路特點(diǎn)103/1735.2時(shí)序邏輯電路分析方法5.2.1同時(shí)時(shí)序電路分析方法步驟：1.由邏輯電路寫出各觸發(fā)器驅(qū)動(dòng)方程；2.由驅(qū)動(dòng)方程和特征方程求次態(tài)方程(狀態(tài)方程)；3.由電路寫輸出方程；4.由次態(tài)方程、輸出方程畫出狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖；5.判斷邏輯功效。104/173例：分析圖示電路邏輯功效。解：驅(qū)動(dòng)方程：K0=1Q2Q1Q0Y1JQ1KQ>C11JQ1KQ>C11JQ1KQ>C1＆&1&CP∴次態(tài)方程為：105/173輸出方程：次態(tài)方程：狀態(tài)轉(zhuǎn)換圖：Q2Q1Q0Y000000100100011010001010111111015.2.2時(shí)序電路邏輯功效描述一、狀態(tài)轉(zhuǎn)換圖據(jù)次態(tài)方程和輸出方程由電路原態(tài)求出電路次態(tài)。二、時(shí)序圖cpQ2Q1Q0三、狀態(tài)轉(zhuǎn)換表5.2.3異步時(shí)序電路分析方法本內(nèi)容歸放到異步計(jì)數(shù)器一節(jié)中介紹106/1735.3若干慣用時(shí)序邏輯電路5.3.1存放器數(shù)碼存放器移位存放器一、數(shù)碼存放器74LS175：QQ1D

>c1QQ1D

>c1QQ1D

>c1QQ1D

>c11cpRDQ3Q2Q1Q0D3D2D1D0并行輸出并行輸入(清0端)(存放指令)CC4076:D3~D0:并行數(shù)據(jù)輸入端；Q3~Q0：并行三態(tài)輸出端；RD：直接置位端；ENA、ENB：輸出控制端；ENAENB功效0011允許輸出禁止輸出(高阻態(tài))LDALDB0001011保持功能接收輸入數(shù)據(jù)LDA、LDB：數(shù)據(jù)輸入控制端。107/173二、移位存放器QQ1D

>c1QQ1D

>c1QQ1D

>c1QQ1D

>c1cpQ3Q2Q1Q0DiR串出(右移串入)(移位指令)?左移移位存放器QQ1D

>c1QQ1D

>c1QQ1D

>c1QQ1D

>c1cpQ3Q2Q1Q0DiL串出(左移串入)(移位指令)?雙向移位存放器QQ1D>C1QQ1D>C1QQ1D>C1右左108/17374LS194A:S1、S0—方式控制：S1S000011011功能保持右移左移并行輸入5.3.2計(jì)數(shù)器計(jì)數(shù)器就是每輸入一個(gè)脈沖電路狀態(tài)改變一次，所以計(jì)數(shù)器不但能夠?qū)斎朊}沖進(jìn)行計(jì)數(shù)，還能夠用于分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖等候。工作方式同時(shí)異步計(jì)數(shù)方式加法減法計(jì)數(shù)體制二進(jìn)制十進(jìn)制n進(jìn)制一、同時(shí)計(jì)數(shù)器1、同時(shí)二進(jìn)制計(jì)數(shù)器109/173?加法

1JQ1KQ>C1

1JQ1KQ>C1

1JQ1KQ>C1＆＆

1JQ1KQ>C1＆＆&CPQ3Q2Q1Q0C驅(qū)動(dòng)方程：狀態(tài)方程：輸出方程：110/173狀態(tài)轉(zhuǎn)換圖：00000000100010000110010001000010010001110101001100101001011011000110101110011111時(shí)序圖：?

4位同時(shí)二進(jìn)制加法計(jì)數(shù)器74161：RD—異步清零端0，清零，不計(jì)數(shù)；1，正常計(jì)數(shù)。RD=CPQ2Q1Q0Q3f1/2f1/16fC111/173Q3Q2Q1Q0CRDLD74161EPD3D2D1D0ET>CPD3~D0：預(yù)置數(shù)輸入端；LD：預(yù)置數(shù)控制端(同時(shí)方式)，LD=0，接收預(yù)置數(shù)，即Q3~Q0=D3~D0；1，不接收預(yù)置數(shù)，計(jì)數(shù)器正常計(jì)數(shù)。利用這一功效，可使計(jì)數(shù)器初態(tài)設(shè)定為任意值，如，計(jì)數(shù)器復(fù)位后狀態(tài)轉(zhuǎn)換圖為：00000001…1111若要求狀態(tài)轉(zhuǎn)換圖為：01100111…1111則可讓D3~D0=0110，并令LD=0，在下一個(gè)CP脈沖作用下，0110被裝入計(jì)數(shù)器，然后再讓LD=1，于是計(jì)數(shù)器則按要求狀態(tài)進(jìn)行。EP、ET：工作狀態(tài)控制端：EPET01011控制功效保持保持并使C=0計(jì)數(shù)112/173?減法與加法電路作一樣分析可得：00000001…1111100?可逆計(jì)數(shù)器?單時(shí)鐘十六進(jìn)制加/減計(jì)數(shù)器74LS191：Q3Q2Q1Q0C/BSLD74191U/DD3D2D1D0

>CP1CP0S:使能端U/D:加減控制端，0，加法；1，減法U/D=CP0：串行時(shí)鐘輸出端:CP0=S(C/B)CP1即當(dāng)：S=0，CP1=0時(shí)，CP0=C/B注：異步預(yù)置數(shù)方式

1JQ1KQ>C1

1JQ1KQ>C1

1JQ1KQ>C1＆＆

1JQ1KQ>C1＆＆&CPQ3Q2Q1Q0B113/173?雙時(shí)鐘同時(shí)十六進(jìn)制可逆計(jì)數(shù)器74LS193：Q3