計算機硬件第5章內(nèi)部存儲器

III|HIHlP/N:71.73350.034

計IIBIIIIIIllillS/N:2300182-00708

128MBPC133Anacer

WA?RAHTvVOIDWLMIELRtMOVtO

1

，.-E二.基二.二?二?三弋?一.t?y*『一P…尸.■尸

liiiiiini^liiiiiiuiiiiiiiiiiiiuiiiiiitAiiiiiiiihiiniiiiiiiiihiiiiiiiiitiifiiiiii-

機

硬

件第五章內(nèi)部存儲器

救

術5.1存儲系統(tǒng)概述

5.2內(nèi)部存儲器的作用及其分類

基5.3半導體存儲器的組成及工作原理

砒5.4內(nèi)存的工作模式及主流技術

5.5內(nèi)存的管理

作業(yè)：1、2、3、4、5、7

5.1存儲系統(tǒng)概述

存儲系統(tǒng)是計算機的重要組成部分，用來存儲計算機工作

需要的信息（程序和數(shù)據(jù)）的部件，構(gòu)成計算機的信息記憶

功能。存儲器可分為兩大類：內(nèi)部存儲器和外部存儲器

速度快

CPU

容量小

微機存儲系統(tǒng)寄存器

L1級

的層次結(jié)構(gòu)高速緩存

L2級

高速緩存

主存儲器速度慢

內(nèi)部存儲器T容量大

外部存儲器1外部存儲器（磁盤、光盤、磁帶等）

5.2內(nèi)部存儲器的作用及其分類

通

通

過

過

接

總

。。OOOOo

口

線o

Co

o

外存中央o

數(shù)據(jù)傳輸速度慢數(shù)據(jù)傳輸速度快o

儲器處理器O

o

O

內(nèi)存儲器均為半導體存儲器，外存儲器有磁性存儲器、

光存儲器和半導體存儲器三種。

5.2.1內(nèi)存的主要作用

內(nèi)存的作用：

?運行程序；

■暫存常用的程序、數(shù)據(jù)；

?與外存儲器、外設交換數(shù)據(jù)的緩沖存儲。

5.2.2內(nèi)存的分類

半,動態(tài)存儲器(DRAM)

導隨機存儲器

(RAM:Random

體L靜態(tài)存儲器(SRAM)

AccessMemory)

存＜可編程只讀存儲器(PROM)

儲只讀存儲器可擦除可編程只讀存儲器(EPROM)

器(ROM:Read<

OnlyMemory)電可擦除可編程只讀存儲器(EEPROM)

(閃爍存儲器(FlashMemory)

DRAM:DynamicRAM

SRAM:StaticRAM

PROM:ProgrammableROM

EPROM:ErasablePROM

EEPROM:ElectricallyEPROM

5.2.3內(nèi)存的主要技術指標

＞存儲容量：存儲器可以容納的二進制信息量稱為存儲容量O

以字節(jié)（B:Byte）為單位。

1KB=210=1024B

1MB=220=1024KB=1,048,576B

1GB=230=1024MB=1,048,576KB=1,073,741,824B

-

/

H

l＞速度：讀取時間二存儲器從接收讀出命令到被讀出信息穩(wěn)

-定在MDR（MemoryDataRegister）的輸出端為止的時間，

一般單位宓ns（1CP秒）。

~

/■DRAM芯片：一般為幾十ns。目前由DRAM芯片構(gòu)成

H

l

-—的內(nèi)存條（模塊）：突發(fā)傳送模式下讀寫速度可以達到

1

2nso出口DDR400的極限速度為2.5ns。

■SRAM芯片：幾個?十幾ns。

/~

H

l

l帶寬：（存儲器位數(shù)/8）X讀取速度峰值，單位為MB/S。

5.2.3內(nèi)存的主要技術指標

A錯誤校驗：內(nèi)存在讀寫過程中檢測和糾正錯誤的能力，常

用的錯誤校驗方式有PaAty、ECC和SPD

■奇偶校驗(Paiity)：每個字節(jié)增加一位，共9位，增加的

一位由于奇校驗或偶校驗。只有檢錯能力。

■ECC(ErrorCheckingandCorrecting),一般每64位增

加8位。由于差錯控制。ECC的功能不但使內(nèi)存具有數(shù)

據(jù)檢錯能力，而且具備了數(shù)據(jù)糾錯功能。

>SPD(SerialPresenceDetect串行存在探測)：用1個小容

量EEPROM芯片，記錄內(nèi)存的速度、容量、電壓與行、歹1

地址帶寬等參數(shù)信息。當開機時PC的BIOS修自動讀取SPD

中記錄的信息，以完成正確的硬件參數(shù)設置(如外頻、讀取

時間、及各種延時)。

5.3半導體存儲器的組成及工作原理

5.3.1隨機存儲器RAM

>SRAM工作原理

SRAM基本存儲電路單元：雙穩(wěn)態(tài)觸發(fā)器

□

與非門特性

輸

入D-Q

oO10/1

O11ck

1O1

11O

5.3半導體存儲器的組成及工作原理

DE-口0~口7

0使能

DR/W讀/寫

1

D

2

D3

D4

D5

D6

D7

ckR/W存儲陣列

寄

存

器

5.3半導體存儲器的組成及工作原理

實際的CMOS雙穩(wěn)態(tài)觸發(fā)器：和丁2構(gòu)成觸發(fā)器，丁3和丁4

分別作為和丁2的負載電阻。截止而丁2導通時的狀態(tài)稱

-為為"。相反的狀態(tài)稱為“0”。

-I7

選擇線

/■讀出：置選擇線為高電

nI

"平，使T5和T6導通，從

-J7I/O線輸出原存的信息。

■寫入：置選擇線為高電

~平，使T5和T6導通，寫

nl/

"?入數(shù)據(jù)使I/O線呈相應電

-17

~

n</

?

-7?

SRAM的芯片結(jié)構(gòu)

SRAM芯片：內(nèi)部由存儲矩陣、地址譯碼器、存儲

控制邏輯和I/O緩沖器組成。

r

m

-ADO

地

AO?

址雙向

Al?>D1

譯緩沖

器

碼存儲陣列

7器

3

-

控制邏輯

-

M/TCE

-lA0~AM_I：地址線RD/WROE

-

Do?DN*數(shù)據(jù)線

CEOER/WAiDi

RD/WR:讀寫控制0XXXX無操作

-寫地址

/OE:輸出允許1X0寫數(shù)據(jù)寫

CE:片選111讀地址讀數(shù)據(jù)讀

DRAM的工作原理

DRAM的位存儲電路為單管動態(tài)存儲電路，如圖所示。

DRAM存放信息靠的是電容器C,電容器C有電荷時，為邏

4

J輯“I”，沒有電荷時，為邏輯“0”。

-

>

/

\

k

x

^由于電容器存行選擇信號

/~———

H在漏電，因此需要

u

-定期對電容器充——T

電刷新，即每TT

隔一定時間列刷新放大器c

/-

選l

H（一般2ms左右）就

I擇

-

要刷新一次。信

/號

I

k

v數(shù)據(jù)輸入輸出線

^

/-

H

l

-

7

DRAM的結(jié)構(gòu)

1

-/I7J

0\n

^\xr

/^

nI

-

/

o\

^\

?/?

?1

/

c\

^\地址總線數(shù)據(jù)總線

/

uf

?

I2116:16Kxi位DRAM芯片

(/

blRA^RA:和J新地址Ao~A13：總線地址

^\06

/~RAS:行地址選通CAS:列地址選通

n<

-?

.

DRAM的讀寫時序

，JVC3s4■工X

□AC___M

DRAM密存

CAS

/

A鎖存

l

-讀出時序

—X欣址XX列地址X

而匚一彳

DOUT

-

/D-

I

—

-

>

/RAS

(

bDRAM_頓存

\

^CAS-

/-

I寫入時序

l

-~卜地址「我儺址

>

fWE=1

(

h

\

^

[:有效與入最質(zhì)

/-

5.3.2只讀存儲器——ROM

只讀存儲器ROM一旦有了信息，就不能輕易改變，也

不會在掉電時丟失。除只讀特性外，ROM器件有3個顯著的

—

■—1'特點：

一

I■結(jié)構(gòu)簡單，所以位密度高。

4■具有非易失性，所以可靠性高。

/?

1k■讀速度慢。

1

-ROM可以分為5種：

??，1.掩膜ROM

這種ROM是由制造廠家利用一種掩膜技術寫入程序的，

/^

nf掩膜ROM制成后，不能修改。

?

I根據(jù)制造工藝可分為MOS型和TTL型兩種。MOS型

ROM功耗小、速度慢，適用于一般微機系統(tǒng)；而TTL型則

i"速度快、功耗大，適用于速度較高的計算機系統(tǒng)。

n/

i

.?

5.3.2只讀存儲器——ROM

2.PROM——可編程ROM

PROM雖然可由用戶編程，但只能有一次寫入的機會，

一旦編程（寫入）之后，就如掩模式ROM一樣。

PROM存儲器使用熔斷絲，熔斷絲原始狀態(tài)導通（1）,將

熔斷絲燒斷編程為0。

3.EPROM——可擦除可編程ROM

EPROM通過紫外線照射可以將信息全部擦除（全部為1）。

EPROM可重復編程。適合于系統(tǒng)開發(fā)研制時使用。

EPROM雖然具有可反復編程的優(yōu)點，但需要專用的紫

外線擦除器，且只能整體擦除。

4.EEPROM——電可擦除可編程ROM

可通過電信號全部或部分擦除，能完成在線編程。通過

程序方式可實現(xiàn)讀寫，但其讀寫速度比RAM慢的多。

5.3.2只讀存儲器——ROM

5.FlashMemory閃爍存儲器

f屬于EEPROM的改進產(chǎn)品。新一帶的非易失存儲器。

n

-特點：

F

，

，■一般容量比其他類型ROM大的多，集成度高；

■內(nèi)部為分頁結(jié)構(gòu)（一般1頁512字節(jié)），寫入之前必須

-

/

m整頁擦除，信息只能由1寫為0。

-

F目前被廣泛用于移動存儲器（U盤），替代軟磁盤。

，

，也被廣泛用于PC機的主板上，用來保存BIOS程序。

-將逐步取代其他類型的ROM。

/

m和硬盤相比：抗震、無噪聲、耗電低等優(yōu)點。但容量小、

-

造價高。

—

和RAM相比：具有非易失的優(yōu)勢，但速度慢、不能完成完

-全隨機讀寫。

/

I

5.3.3內(nèi)部存儲器的組成

主存儲器的基本構(gòu)成:

r

lH

-

^

>n

(J

xk

7

「

-

7

、

-

讀

^寫

>

驅(qū)

/存儲陣列動

電

k路

\

7

5.4內(nèi)存的工作模式及主流技術

存儲器陣列由存儲器芯片組成，多片存儲器芯片擴展

成存儲器陣列的方式有兩種：位并聯(lián)擴展和地址串聯(lián)擴

r

m

-展：

并聯(lián)擴展

地

2222列地址選通CAS

75555址?列地址鎖存器

36666

-KKKK

XXXX行地址選通RAS

4444列地址譯碼器

-

行

M/行

地

-l地址串聯(lián)擴展地

址

-址

鎖

64Kxi6譯存儲器陣列

存

碼

器

64Kxi6器

-64Kxi6

/

64KX16

5.4內(nèi)存的工作模式及主流技術

存儲器模塊的數(shù)據(jù)位寬一般大于存儲器芯片的數(shù)據(jù)位

寬，目前使用的存儲器模塊的數(shù)據(jù)位寬為64位，存儲器

芯片的數(shù)據(jù)位寬一般為4位、8位或16位。

8片32M/8位組成256MB的存儲器模塊

3232323232323232

MXMXMXMXMXMXMXMX影射到系統(tǒng)’

8位8位8位8位8位8位8位8位

256

8片16IW16位組成256MB的存儲器模塊MB

存儲

16M16M16M16M空間

X16位X16位X16位X16位

16M16M16M16M影射到系統(tǒng)’

X16位X16位X16位X16位

64位模塊位寬

5.4內(nèi)存的工作模式及主流技術

目前內(nèi)存的物理結(jié)構(gòu)都是條狀的模塊內(nèi)存條，由

DRAM芯片構(gòu)成的條狀電路模塊。

內(nèi)存條的種類：

類型接口位寬單條容量電壓應用時代

DRAM30SIMM8256K~4M5286/386/486

FPMDRAM72SIMM324~32M5486/Pentium

EDODRAM72SIMM324~32M5Pentium

SDRAM168DIMM6432~256M3.3Pentium

RambusDRAM184RIMM1664M-1G2.5Pentium

DDRSDRAM184DIMM64128~512M2.5Pentium

DDR2SDRAM240DIMM64256M-1G1.8Pentium

SIMM:SingleIn-lineMemoryModuleFPM:FastPageMode

DIMM:DualIn-lineMemoryModuleEDO:ExtendedDataOut

RIMM:RambusIn-lineMemoryModuleDDR:DoubleDataRate

5.4內(nèi)存的工作模式及主流技術

FPMDRAM:存儲器模塊中的一行稱為一頁，在一頁內(nèi)的

連續(xù)訪問時，第一次訪問送出行地址和列地址，在后續(xù)的連

續(xù)訪問只送出列地址，而被鎖存在存儲器的行地址鎖存器。

可以提高連續(xù)地址訪問的速度。

EDODRAM:在FPM的基礎上改進，在輸出一組數(shù)據(jù)的同

時按地址順序準備下一組數(shù)據(jù)，提高連續(xù)讀操作的速度。

SDRAM(同步DRAM):

■采用64位位寬；

■存儲器與CPU的外頻同步；

-采用突發(fā)傳送：送出一個地址后可以按順序連續(xù)讀出；

RDRAM(RambusDRAM):Rambus公司的存儲器標準,

采用串行傳送，時鐘的上、下沿分別傳輸數(shù)據(jù)，支持多通道。

5.4內(nèi)存的工作模式及主流技術

DDRSDRAM:在SDRAM的基礎上，采用時鐘的上、下沿

分別傳輸數(shù)據(jù)，使傳送帶寬增加一倍。

雙體結(jié)構(gòu)：存儲陣列由雙存儲體構(gòu)成，交叉編址，執(zhí)行一個

存儲器輸出的同時準備另一個存儲器的數(shù)據(jù)，按時間交替輸

出。

DDR2SDRAM:DDRSDRAM的改進型，使用數(shù)據(jù)預取

實現(xiàn)內(nèi)部并行化，降低芯片的工作頻率。

5.4內(nèi)存的工作模式及主流技術

木亥心頻率時鐘頻率數(shù)據(jù)傳洞率

lOOMHz200MHz4OOMbps