第2講-可編程邏輯器件pro

第2講

FPGA/CPLD

結(jié)構(gòu)與應(yīng)用3.1概述

基本門

組合電路

時序電路

圖3-1基本PLD器件的原理結(jié)構(gòu)圖

3.1概述

3.1.1可編程邏輯器件的發(fā)展歷程

PROM(ProgrammableReadOnlyMemory)PLA(ProgrammableLogicArray)PAL(ProgrammableArrayLogic)GAL(GenericArrayLogic)EPLDCPLDFPGA3.1概述

3.1.2可編程邏輯器件的分類

圖3-2PLD按集成度分類

3.2簡單可編程邏輯器件原理

3.2.1電路符號表示

圖3-3常用邏輯門符號與現(xiàn)有國標(biāo)符號的對照

3.2簡單可編程邏輯器件原理

3.2.1電路符號表示

圖3-4PLD的互補(bǔ)緩沖器

圖3-5PLD的互補(bǔ)輸入

圖3-6PLD中與陣列表示

3.2簡單可編程邏輯器件原理

3.2.1電路符號表示

圖3-7PLD中或陣列的表示

圖3-8陣列線連接表示

3.2簡單可編程邏輯器件原理

3.2.2PROM圖3-9PROM表達(dá)的PLD陣列圖

3.2簡單可編程邏輯器件原理

3.2.2PROM圖3-10用PROM完成半加器邏輯陣列

3.2簡單可編程邏輯器件原理

3.2.3PLA圖3-11PLA邏輯陣列示意圖

3.2簡單可編程邏輯器件原理

3.2.3PLA圖3-12PLA與

PROM的比較

3.2簡單可編程邏輯器件原理

3.2.4PAL圖3-16PAL的常用表示

圖3-15PAL結(jié)構(gòu)KX康芯科技3.3CPLD的結(jié)構(gòu)與工作原理

圖3-17簡單模式輸出結(jié)構(gòu)

KX康芯科技3.3CPLD的結(jié)構(gòu)與工作原理

圖3-18MAX7128S的結(jié)構(gòu)

1．邏輯陣列塊(LAB)3.3CPLD的結(jié)構(gòu)與工作原理

2．宏單元

MAX7000系列中的宏單元

邏輯陣列

乘積項(xiàng)選擇矩陣

可編程寄存器

三種時鐘輸入模式

全局時鐘信號

全局時鐘信號由高電平有效的時鐘信號使能用乘積項(xiàng)實(shí)現(xiàn)一個陣列時鐘3.3CPLD的結(jié)構(gòu)與工作原理

圖3-19共享擴(kuò)展乘積項(xiàng)結(jié)構(gòu)

3．?dāng)U展乘積項(xiàng)

3.3CPLD的結(jié)構(gòu)與工作原理

3．?dāng)U展乘積項(xiàng)

圖3-20并聯(lián)擴(kuò)展項(xiàng)饋送方式

3.3CPLD的結(jié)構(gòu)與工作原理

4．可編程連線陣列(PIA)圖3-21PIA信號布線到LAB的方式

KX康芯科技3.3CPLD的結(jié)構(gòu)與工作原理

5．I/O控制塊

圖3-22EPM7128S器件的I/O控制塊

3.4FPGA的結(jié)構(gòu)與工作原理

3.4.1查找表邏輯結(jié)構(gòu)

圖3-23FPGA查找表單元

圖3-24FPGA查找表單元內(nèi)部結(jié)構(gòu)

KX康芯科技3.4.2Cyclone/CycloneII系列器件的結(jié)構(gòu)與原理

圖3-25CycloneLE結(jié)構(gòu)圖

3.4.2Cyclone/CycloneII系列器件的結(jié)構(gòu)與原理圖3-26CycloneLAB結(jié)構(gòu)

3.4.2Cyclone/CycloneII系列器件的結(jié)構(gòu)與原理圖3-27LAB陣列

3.5FPGA/CPLD產(chǎn)品概述

3.5.1Lattice公司CPLD器件系列

1.ispLSI器件系列

ispLSI1000E系列

ispLSI2000E/2000VL/200VE系列

ispLSI8000/8000V系列

ispLSI5000V系列

2.ispMACH4000系列

3.LatticeEC&ECP系列

IspMACH4000Z、ispMACH4000V、

ispMACH4000Z3.5FPGA/CPLD產(chǎn)品概述

3.5.2Xilinx公司的FPGA和CPLD器件系列

2.SpartanⅡ&Spartan-3&Spartan3E器件系列

5.Xilinx的IP核

1.Virtex-4系列FPGAVirtex-4LXVirtex-4SXVirtex-4FX3.XC9500&XC9500XL系列CPLD4.XilinxFPGA配置器件SPROM3.5FPGA/CPLD產(chǎn)品概述

3.5.3Altera公司FPGA和CPLD器件系列

1.StratixII系列FPGA5.MAX系列CPLD3.ACEX系列FPGA4.FLEX系列FPGA2.Stratix系列FPGA6.Cyclone系列FPGA低成本FPGA7.CycloneII系列FPGA8.MAXII系列器件

9.Altera宏功能塊及IP核

3.5FPGA/CPLD產(chǎn)品概述

3.5.4Actel公司的FPGA器件

3.5.5Altera公司的FPGA配置方式與配置器件

器

件功能描述封裝形式EPC21695680×1位，3.3/5V供電20腳PLCC、32腳

TQFPEPC11046496×1位，3.3/5V供電8腳PDIP、20腳PLCCEPC1441440800×1位，3.3/5V供電8腳PDIP、20腳PLCC表3-2AlteraFPGA常用配置器件

3.6編程與配置

表3-3圖3-28接口各引腳信號名稱

編程工藝

基于電可擦除存儲單元的EEPROM或Flash技術(shù)基于SRAM查找表的編程單元

基于反熔絲編程單元

引腳12345678910PS模式DCKGNDCONF_DONEVCCnCONFIG-nSTATUS-DATA0GNDJATG模式TCKGNDTDOVCCTMS---TDIGNDKX康芯科技3.6編程與配置

3.6.1JTAG方式的在系統(tǒng)編程

表3-3圖3-28接口各引腳信號名稱

3.6編程與配置

3.6.1JTAG方式的在系統(tǒng)編程

圖3-29多CPLD芯片ISP編程連接方式

3.6編程與配置

3.6.2使用PC并行口配置FPGA圖3-30PS模式的FPGA配置時序

3.6編程與配置

3.6.3FPGA專用配置器件

圖3-31EPCS器件配置FPGA的電路原理圖

3.6編程與配置

3.6.4使用單片機(jī)配置FPGA圖3-32用89C52進(jìn)行配置

3.6編程與配置

3.6.5使用CPLD配置FPGA使用單片機(jī)配置的缺點(diǎn)：1、速度慢，不適用于大規(guī)模FPGA和高可靠應(yīng)用；2、容量小，單片