數(shù)電第4版 課件 33隨機(jī)存儲(chǔ)器

5.3靜態(tài)隨機(jī)存儲(chǔ)器

5.4動(dòng)態(tài)隨機(jī)存儲(chǔ)器（1）地址譯碼器（2）存儲(chǔ)矩陣（3）讀寫控制電路

1.SRAM的結(jié)構(gòu)和工作原理

6.3靜態(tài)隨機(jī)存儲(chǔ)器（1）地址譯碼器缺點(diǎn)：當(dāng)存儲(chǔ)器的存儲(chǔ)容量很大時(shí)，地址譯碼器輸出的字線將會(huì)非常多，譯碼器的電路結(jié)構(gòu)也變得十分復(fù)雜，

6.3靜態(tài)隨機(jī)存儲(chǔ)器x0x1行譯碼器1列譯碼器031992336332A0A4A3A2A1A5A9A8A7A6Dy0y1y31x311023993D00000111111111100000B=3E0H=992

6.3靜態(tài)隨機(jī)存儲(chǔ)器（2）SRAM靜態(tài)存儲(chǔ)單元VT1、VT2、VT3及VT4構(gòu)成SR鎖存器VT5及VT6是行選管

6.3靜態(tài)隨機(jī)存儲(chǔ)器（3）讀寫控制電路存儲(chǔ)矩陣10010當(dāng)CE=0，OE=0時(shí)，進(jìn)行讀操作；當(dāng)CE=0，WE=0時(shí)，進(jìn)行寫操作。

6.3靜態(tài)隨機(jī)存儲(chǔ)器010012.SRAM的讀寫時(shí)序讀時(shí)序?qū)憰r(shí)序

6.3靜態(tài)隨機(jī)存儲(chǔ)器1.DRAM的基本結(jié)構(gòu)6.4動(dòng)態(tài)隨機(jī)存儲(chǔ)器4管動(dòng)態(tài)存儲(chǔ)單元單管動(dòng)態(tài)存儲(chǔ)單元2.動(dòng)態(tài)存儲(chǔ)單元6.4動(dòng)態(tài)隨機(jī)存儲(chǔ)器3.DRAM的典型操作(1)寫“1”操作6.4動(dòng)態(tài)隨機(jī)存儲(chǔ)器3.DRAM的典型操作（2）寫“0”操作6.4動(dòng)態(tài)隨機(jī)存儲(chǔ)器3.DRAM的典型操作（3）讀“1”操作6.4動(dòng)態(tài)隨機(jī)存儲(chǔ)器3.DRAM的典型操作（4）刷新操作6.4動(dòng)態(tài)隨機(jī)存儲(chǔ)器思考1：歸納可以存放1位二進(jìn)制信息的單元電路小結(jié)基本SR鎖存器D觸發(fā)器掩膜ROM存儲(chǔ)單元UVEROM存儲(chǔ)單元E2ROM存儲(chǔ)單元FlashROM存儲(chǔ)單元6管SRAM存儲(chǔ)單元4管DRAM存儲(chǔ)單元單管DRAM存儲(chǔ)單元思考2：用ROM實(shí)現(xiàn)4×4乘法運(yùn)算小結(jié)設(shè)乘數(shù)為X3X2X1X0和Y3Y2Y1Y0積為P7P6P5P4P3P2P1P0兩個(gè)乘數(shù)從ROM的地址端輸入，乘積從數(shù)據(jù)端輸出，其示意圖如圖所示。存儲(chǔ)器內(nèi)容小結(jié)

這種設(shè)計(jì)方法類似于軟件設(shè)計(jì)中的查表法。優(yōu)點(diǎn)是速度快，但硬件復(fù)雜。例如設(shè)計(jì)一個(gè)8×8的乘法器，需要216×16的ROM。在只讀存儲(chǔ)器（ROM）中，介紹了掩膜ROM、PROM、EPROM等不同類型ROM的工作原理和特點(diǎn)。