西工大數(shù)電實(shí)驗(yàn)報(bào)告——計(jì)數(shù)器及其應(yīng)用

1、 計(jì)數(shù)器及其應(yīng)用班級(jí)：03051001班學(xué)號(hào)：姓名： 同組成員：一、 實(shí)驗(yàn)?zāi)康?. 熟悉常用中規(guī)模計(jì)數(shù)器的邏輯功能。2. 掌握二進(jìn)制計(jì)數(shù)器和十進(jìn)制計(jì)數(shù)器的工作原理和使用方法。3. 運(yùn)用集成計(jì)數(shù)器構(gòu)成1/n分頻器。二、 實(shí)驗(yàn)設(shè)備數(shù)字電路試驗(yàn)箱、函數(shù)信號(hào)發(fā)生器、數(shù)字雙蹤示波器、74ls90三、 實(shí)驗(yàn)原理計(jì)數(shù)是一種最簡(jiǎn)單基本運(yùn)算，計(jì)數(shù)器在數(shù)字系統(tǒng)中主要是對(duì)脈沖的個(gè)數(shù)進(jìn)行計(jì)數(shù)，以實(shí)現(xiàn)測(cè)量、計(jì)數(shù)和控制的功能，同時(shí)兼有分頻功能。計(jì)數(shù)器按計(jì)數(shù)進(jìn)制有：二進(jìn)制計(jì)數(shù)器，十進(jìn)制計(jì)數(shù)器和任意進(jìn)制計(jì)數(shù)器；按計(jì)數(shù)單元中觸發(fā)器所接收計(jì)數(shù)脈沖和翻轉(zhuǎn)順序分有：異步計(jì)數(shù)器，同步計(jì)數(shù)器；按計(jì)數(shù)功能分有：加法計(jì)數(shù)器，減法計(jì)數(shù)器，可逆

2、（雙向）計(jì)數(shù)器等。目前，ttl和cmos電路中計(jì)數(shù)器的種類很多，大多數(shù)都具有清零和預(yù)置功能，使用者根據(jù)器件手冊(cè)就能正確地運(yùn)用這些器件。實(shí)驗(yàn)中用到異步清零二-五-十進(jìn)制異步計(jì)數(shù)器74ls90。74ls90是一塊二-五-十進(jìn)制異步計(jì)數(shù)器，外形為雙列直插，引腳排列如圖（1）所示，邏輯符號(hào)如圖（2）所示，圖中的nc表示此腳為空腳，不接線，它由四個(gè)主從jk觸發(fā)器和一些附加門電路組成，其中一個(gè)觸發(fā)器構(gòu)成一位二進(jìn)制計(jì)數(shù)器；另三個(gè)觸發(fā)器構(gòu)成異步五進(jìn)制計(jì)數(shù)器。在74ls90計(jì)數(shù)器電路中，設(shè)有專用置“0”端、和置“9”端、。其中、為兩個(gè)異步清零端，、為兩個(gè)異步置9端，cp1、cp2為兩個(gè)時(shí)鐘輸入端，q0q3為計(jì)數(shù)

3、輸出端，74ls90的功能表見表（1），由此可知：當(dāng)r1=r2=s1=s2=0時(shí)，時(shí)鐘從cp1引入，q0輸出為二進(jìn)制；時(shí)鐘從cp2引入，q3輸出為五進(jìn)制；時(shí)鐘從cp1引入，而q0接cp2 ，即二進(jìn)制的輸出與五進(jìn)制的輸入相連，則q3q2q1q0輸出為十進(jìn)制（8421bcd碼）；時(shí)鐘從cp2引入，而q3接cp1 ，即五進(jìn)制的輸出與二進(jìn)制的輸入相連，則q0q1q2q3輸出為十進(jìn)制（5421bcd碼）。圖（1）圖（2）輸 入輸 出110000011000000111001011100100計(jì)數(shù)00計(jì)數(shù)00計(jì)數(shù)00計(jì)數(shù)表（1）四、 實(shí)驗(yàn)內(nèi)容1. 用74ls90實(shí)現(xiàn)十進(jìn)制；2. 用74ls90實(shí)現(xiàn)六進(jìn)制；

4、3. 用74ls90實(shí)現(xiàn)0-2-4-6-8-1-3-5-7-9循環(huán)顯示。五、 實(shí)驗(yàn)結(jié)果1. 用74ls90實(shí)現(xiàn)十進(jìn)制, 電路圖如下:真值表如下：十進(jìn)制8421bcd碼000001000120010300114010050101601107011181000910012. 用74ls90實(shí)現(xiàn)六進(jìn)制, 采用異步置0法，電路圖如下：真值表如下：六進(jìn)制8421bcd碼0000010001200103001140100501013. 用74ls90實(shí)現(xiàn)0-2-4-6-8-1-3-5-7-9循環(huán)顯示，設(shè)計(jì)步驟如下：a) 列真值表，得如下圖所示邏輯關(guān)系:十進(jìn)制8421bcd碼5421bcd碼十進(jìn)制0000000000200100001140100001026011000113810000100410001100053001110016501011010770111101189100111009分析知，只要將5421bcd輸出的0q移到末端即可實(shí)現(xiàn)所需序列故將cp1接3q，cp2接輸入方波信號(hào)b) 則電路圖如下：六、 實(shí)驗(yàn)收獲本次實(shí)驗(yàn)，通過對(duì)計(jì)數(shù)器工作過程的探索，基本上了解了計(jì)數(shù)器的工作原理，以及74ls9