微機課設(shè)階梯形濾波器設(shè)計

1、火辜大擘微型計算機原理與接口技術(shù)實習(xí)報告專業(yè)：通信工程姓名：班級學(xué)號：指導(dǎo)教師： 張錫鶴2013年12月28日目錄一、概述（2）1 .課程設(shè)計目的（2）2 .課程設(shè)計要求（2）二、硬件接口設(shè)計（2）1 .硬件接口設(shè)計分析（2）2 .芯片引腳及功能介紹（3）3 .硬件接口原理圖（11）三、軟件設(shè)計（12）1 .程序流程圖（12）2 .源程序（14）四、課程設(shè)計心得（16）五、參考文獻（17）-10 -、概述1 .課程設(shè)計目的1）掌握微處理器接口電路設(shè)計的初步方法，并進行一定的編程訓(xùn)練，加 強微機應(yīng)用的工程實踐能力；2）學(xué)會使用微處理器芯片 8088/8086及其它典型的接口芯片設(shè)計微處理 器應(yīng)用

2、的典型接口電路；3）加深對微處理器8088/8086及典型接口芯片特性及應(yīng)用的理解；4）掌握波形發(fā)生器的邏輯功能、工作原理及設(shè)計方法，分析并設(shè)計硬件 接口原理圖及程序流程圖并編寫相應(yīng)源程序。2 .課程設(shè)計要求1）設(shè)計階梯波波形發(fā)生器，要求該階梯波周期可調(diào)且為單極性輸出，階 梯波波形如圖1.2.1所示。2）要求分析并設(shè)計階梯波波形發(fā)生器的硬件接口原理圖。3）要求分析并設(shè)計階梯波波形發(fā)生器的程序流程圖。4）要求編寫周期可調(diào)的單極性階梯波波形輸出的源程序。圖1.2.1單極性周期可調(diào)的階梯波、硬件接口設(shè)計1 .硬件接口設(shè)計分析微處理器只能處理數(shù)字信號，而實際應(yīng)用中都是模擬信號，因此需要將模擬信號轉(zhuǎn)化為

3、數(shù)字信號輸入，經(jīng)過處理之后再將數(shù)字信號轉(zhuǎn)化為模擬信號輸出。本次設(shè)計要求是階梯波周期可調(diào)，因此周期是輸入信號，而且周期是用電壓信號表 示，因此選擇 a/d0809作為模擬信號轉(zhuǎn)化為數(shù)字信號的轉(zhuǎn)化芯片，在a/d0809的輸入端接電位器用于調(diào)節(jié)周期。 該設(shè)計的輸出是梯形波，是模擬量輸出，需要 將處理后的數(shù)字信號轉(zhuǎn)化為電壓信號輸出，因此選擇d/a0832數(shù)模轉(zhuǎn)化芯片實現(xiàn)。有了輸入輸出接口，最重要的是主控制器，本次設(shè)計選擇8088cpu乍為整個 硬件電路運行的控制中心，8088cpu!要將輸出的地址經(jīng)過譯碼電路才能控制各 個接口，所以選擇74ls138地址譯碼器。有了硬件電路還需要程序的控制， 因此 需

4、要drom2764 sram6264b存儲所有數(shù)據(jù)及控制程序。通過將這些芯片按照設(shè) 計要求進行搭接結(jié)合軟件設(shè)計便可是實現(xiàn)周期可調(diào)的單極性階梯波輸出。2 .芯片引腳及功能介紹1) 8088cpuh腳及功能介紹1gn。vccden仁5=ut/nkaya.lxja.lxjresetao1ajdlnmtamomftra. 03alxalmssoa8alho9adfi ach&hloaaw al7inta2aba9tcsfgnoajlcaloallallal2 a 1.2al3 a 1.3a14a1-*a15aisau ayjga 1,7a 1.7a ib aisaj9alewrrdq +5* 5v f

5、t圖2.2.1 8088cup引腳圖本次設(shè)計中，8088cpu工作在最小系統(tǒng)模式下，8088cpu最小系統(tǒng)模式下的 引腳定義如下： a16a19/s3s冊址，狀態(tài)復(fù)用的引腳，三態(tài)輸出。在 8088執(zhí)行指令過 程中，某一時刻從這4個引腳上送出地址的最高4位a16a19;而在另外時刻， 這4個引腳送出狀態(tài)信號s3s6這些狀態(tài)信號里，s6何等于0, s5指示中斷允許標(biāo)志位if的狀態(tài)，s4, s3的組合指示cpu當(dāng)前正在使用的段寄存器。 a8a15:中8位地址信號，三態(tài)輸出。cpu尋址內(nèi)存或接口時，從這些 引腳送出地址a8a15o ad0ad7地址，數(shù)據(jù)分時復(fù)用的雙向信號線，三態(tài)。當(dāng) ale=1時，這

6、 些引腳上傳輸?shù)氖堑刂沸盘?；?dāng)den=0時，這些引腳上傳輸?shù)氖菙?shù)據(jù)信號。io/m:輸入/輸出/存儲器控制信號，三態(tài)。io/m引腳用來區(qū)分當(dāng)前操作 是訪問存儲器還是訪問i/o端口。若此引腳輸出為低電平，訪問存儲器；若輸出 為高電平，則是訪問i/o端口。 wr:寫信號輸出，三態(tài)。此引腳輸出為低電平時，表示 cpu正在對存儲 器或i/o端口進行操作。dt/r數(shù)據(jù)傳送方向控制信號，三態(tài)。dt/r引腳用于確定數(shù)據(jù)傳送的方 向。高電平時，cpu向存儲器或i/o端口發(fā)送數(shù)據(jù)；低電平時，cpu從存儲器或 i/o接口接受數(shù)據(jù)。此信號用于控制總線收發(fā)器 82868287的傳送方向。 den數(shù)據(jù)允許信號，三態(tài)。該信

7、號有效時，表示數(shù)據(jù)總線上具有有效數(shù) 據(jù)。它在每次訪問內(nèi)存或i/o接口以及在中斷響應(yīng)期間有效，常用作數(shù)據(jù)總線驅(qū) 動器的片選信號。 ale地址鎖存信號，三態(tài)輸出，高電平有效。當(dāng)它為高電平時，表明cpu 地址線上有有效地址。因此，它常作為鎖存控制信號將a0a19鎖存到地址鎖存器。 rd讀選通信號，三態(tài)輸出，低電平有效。當(dāng)其有效時，表示 cpu正在 對存儲器或i/o接口進行讀操作。 當(dāng)mn/mx=1時，8088工作在最小模式，此時，構(gòu)成的微型機中只包括 一個8088處理器，且系統(tǒng)總線由8088的引線直接引出形成；當(dāng) mn/mx=0時， 8088工作在最大模式下，在此模式下，構(gòu)成的微型計算機中除了有80

8、88cpu之外，還可以接另外的處理器構(gòu)成多微處理器系統(tǒng)。a. irirftfcolodoorridoiacmaoalacmla/上ryirwia2*rurwua3a4acm?of5do5a5ad71 1x7007ocstbaat2) 8282引腳及功能介紹3232圖2.2.2 8282弓|腳圖oestb輸出1x高阻01do kdl0鎖存圖2.2.3 8282 真值表如圖2.2.2所示8282的芯片引腳圖,各引腳功能如下： di7di0: 8位信號輸入管腳。 do7do08位三態(tài)信號輸出管腳。 oe為輸出允許信號，低電平有效. stb鎖存信號，下降沿有效。系統(tǒng)需要獨立的地址總線，并在整個總線周期

9、維持地址有效。需外加地址鎖 存器來存儲地址，20位地址要三片鎖存器。鎖存器由 ale信號來控制，即ale 作為鎖存器的輸入控制信號，控制地址的寫入。注意ale是高電平有效，必須和 鎖存器的控制信號的電平相一致。地址鎖存器8282相當(dāng)于8個d觸發(fā)器。從圖2.2.3真值表可以看出，當(dāng)oe 為高，do7doo高阻狀態(tài)。當(dāng)oe為低stb為高時，8282的輸出等于輸入，8282 的輸出信號do7doo輸入信號di7di0相等。當(dāng)stb由高變低，信號被鎖存。 oe為高電平時，8282的輸出為高阻態(tài)，oe為低，do7doo效，當(dāng)用8282作為 地址鎖存器時，它的stb可直接與單片機的鎖存控制信號端 ale相

10、連，在ale 下降沿進行地址鎖存。3） 8286引腳及功能介紹+5vdo8286；vcc_dld2d3d4d5d6d7ala2a3b2a7gndadoad1ad2ad3amad5ad6ad7z dt/rpen圖2.2.4 8286 引腳圖8286具有兩組對稱的雙向數(shù)據(jù)引線 a7a0和b7b0它們既可做輸入又可做 輸出，作為輸出時具有三態(tài)功能。8286數(shù)據(jù)驅(qū)動器（除外控制電路）、數(shù)據(jù)引線a/bi是對稱的，由于在收發(fā) 器中數(shù)據(jù)是雙向傳輸?shù)?，因此?shù)據(jù)線 a和b僅僅表示了數(shù)據(jù)的流向，在數(shù)據(jù)傳送方向控制端t的作用下，t=1 ,表示數(shù)據(jù)從a流向b,t=0,表示數(shù)據(jù)從b流向a.oe是輸出允許信號，或稱三態(tài)控

11、制信號，低電平有效。a到b表示數(shù)據(jù)從cpu專送到系統(tǒng)其他設(shè)備，是數(shù)據(jù)寫的數(shù)據(jù)流向， b到a 是數(shù)據(jù)從系統(tǒng)的其他設(shè)備傳送到 cpu是數(shù)據(jù)讀的數(shù)據(jù)流向。而 cpu勺數(shù)據(jù)發(fā)送 /接收控制dt/r=1時，正好是數(shù)據(jù)發(fā)送（寫）狀態(tài)，dt/r=0時，是數(shù)據(jù)接收（讀） 狀態(tài)，所以可以將dt/r#ft接和8286的t相連。8286的輸出使能oe則必須 由cpu勺den空制。在前面我們已經(jīng)提到了，在 cpu勺存儲器訪問周期、i/o訪 問周期以及中斷響應(yīng)周期 den瑜出低電平，即輸出有效信號。 使能8286允許 數(shù)據(jù)通過，完成數(shù)據(jù)的傳輸。8286不能像8282那樣，將oeft接接地。4） 2764、6264引腳及

12、功能介紹酊a8a9a10a11a12一oecevcca7邵aidallm2rd圖2.2.5 6264 引腳圖圖2.2.6 2764弓|腳圖6264芯片是一個6k*8b的cmos sramk片，其引腳如圖2.2.5所示。因為 在軟件調(diào)試過程中，程序經(jīng)常需要修改，此時可將程序先放在 6264中，讀寫修 改都很方便。各引腳含義及功能分別如下： a0a12: 13位地址信號線。13根地址信號線上的地址信號編碼最多有 213種組合，可產(chǎn)生8k個地址編碼，從而保證了芯片上 8k個單元每單元都有唯 一的地址，即芯片的13根地址線上的信號經(jīng)過芯片的內(nèi)部譯碼，可以決定選中 6264芯片上的8k個存儲單元中的哪一

13、個。在與系統(tǒng)連接時，這 13根地址線通 常接到系統(tǒng)地址總線的低13位上，以便cpu能夠?qū)ぶ沸酒系母鱾€單元。 d0d7: 8根雙向數(shù)據(jù)線。使用時，這 8根數(shù)據(jù)線與系統(tǒng)的數(shù)據(jù)總線相連。當(dāng)cpu存取芯片上的某個存儲單元時，讀出和寫入的數(shù)據(jù)都通過這8根數(shù)據(jù)線傳送。 cs1 cs2片選信號線。當(dāng)cs1為低電平、cs2為高電平(cs1=0,cs2 =1) 時，該芯片被選中，cpu才可以對其進行讀寫操作。系統(tǒng)的高位地址信號和控制 信號通過譯碼產(chǎn)生片選信號，將芯片映射到所需要的地址范圍上。 oe:輸出允許信號。只有當(dāng) oe為低電平時，cpu才能夠從芯片中讀出 數(shù)據(jù)。 we:寫允許彳s號。當(dāng)we為低電平時，允

14、許數(shù)據(jù)寫入芯片；而當(dāng) we=1, oe=0時，允許數(shù)據(jù)從該芯片讀出。其他引線：vcc為+5v電源，gnd是接地端，nc表示空端。2764是一塊8k*8b的eprom芯片。程序調(diào)試成功后，將程序固化在 2764 中，程序就不會由于斷電而丟失。2764各引腳含義及功能如下。 a0a12:13根地址輸入線用于尋址片內(nèi)的8k個存儲單元。 d0d7: 8根雙向數(shù)據(jù)線，正常工作時為數(shù)據(jù)輸出線，編程時為數(shù)據(jù)輸 入線。 ce片選信號，低電平有效。當(dāng) ce=0時表示選中此芯片。 oe輸出允許信號，低電平有效。當(dāng)oe=0時，芯片中的數(shù)據(jù)可由d0d7 端輸出。 pgm:編程脈沖卒入端。對 eprom編程時，在該端加

15、上編程脈沖。讀 操作時pgm=1 vpp:編程電壓輸入端。編程時應(yīng)在該端加上編程高電壓，不同的芯片 對vpp的值要求的不一樣，可以是+12.5m +15v、+21m +25v等。5) a/d0809引腳及功能介紹tnaclk630khz1ivlftm1doaotfujdialinsd2in4d3tkicruia2a3a4irsijasim6d5a6n706a7vetvref+j addcgndaddbvref(-) addastartalealaoofeoc+ 5y q圖2.2.7 a/d0809 引腳圖adc0809各弓i腳的功能：d0d7:輸出數(shù)據(jù)線。in0in7:8路模擬電壓輸入端，可連

16、接8路模擬量輸入。 adda addr addc通道地址選擇，用于選擇8路中的一路輸入。adda 為最低位，addc為最高位。start啟動信號輸入端，下降沿有效。在啟動信號的下降沿啟動變換。 ale通道地址鎖存信號，用來鎖存 addaaddc端的地址輸入，上升 沿有效。 eoc變換結(jié)束狀態(tài)信號。當(dāng)該引腳輸出低電平時表示正在變換，輸出 高電平則表示一次變換結(jié)束。 oe讀允許信號，高電平有效。在其有效期間，cpu將轉(zhuǎn)換后的數(shù)字量 讀入。clk時鐘輸入端。 ref(+),ref-):參考電壓輸入端。 vcc 5v電源輸入。11 gnd:地線。adc0809需要外接參考電源和時鐘，外部時鐘信號通過c

17、lk端進入其內(nèi)部控 制邏輯電路，作為轉(zhuǎn)換時的時間基準(zhǔn)。圖 2.2.7.其工作過程如下： 首先cpu發(fā)出3位通道地址信號 addg addb adda 在通道地址信號有效期間，使 ale引腳上產(chǎn)生一個由低到高的電平變化，即秒沖上跳沿，它將輸入的 3位通道地址鎖存到內(nèi)部地址鎖存器 接著給starei腳加上一個由高到低變化的電平，啟動 a/d變換。 變換開始后，eoc引腳呈現(xiàn)低電平，一旦變化結(jié)束，eoc又重新變?yōu)楦?電平。cpu在檢測至i eoc變高后，輸出一個正脈沖到oe端，將轉(zhuǎn)換結(jié)果取走。6) d/a0832引腳及功能介紹vout67 511nilevavccvrefwridorfbdid2io

18、ut1d3iout2d4d5xfffid6wr2d7dgndagnddao832y7wradoadia2ad3ad4ad5ad6ad7圖2.2.8 d/a0832 引腳圖各引腳的功能： d0d7:8位數(shù)據(jù)輸入端。 cs片選信號，低電平有效。ile輸入寄存器選通信號，它與 cs wr1 一起將要轉(zhuǎn)換的數(shù)據(jù)送入輸 入寄存器。 wr1:輸入寄存器的寫入控制，低電平有效。 wr2:數(shù)據(jù)變換寄存器寫入控制，低電平有效。 xfer傳送控制信號，低電平有效。它與 wr2 一起把輸入寄存器的數(shù) 據(jù)裝入數(shù)據(jù)變換寄存器。louti：模擬電流輸出端，當(dāng)dac寄存器中內(nèi)容為offh時，louti電流最大； 當(dāng)dac寄

19、存器中內(nèi)容為00h時，iout1電流最小。iout2：模擬電流輸出端。dac0832為差動電流輸出，一般情況下iout1 + iout2 = 常數(shù)。 rb：反饋電阻引出端，接運算放大器的輸出。 丫面：參考電壓輸出端，要求其電壓值要相當(dāng)穩(wěn)定，一般為 -10+10v。11 vcc；芯片的電源電壓，可為+5v或+15v。12 agnd模擬信號地。13 dgnd數(shù)字信號地。本次設(shè)計中d/a0832采用單緩沖工作方式：單緩沖工作方式是使輸入寄存器或 dac寄存器中的任意一個工作在直通狀 態(tài)，而另一個工作在受控鎖存狀態(tài)。例如：要想使輸入寄存器受控、dac寄存器直通，則可將 wr2f口 xfeb數(shù)字地，il

20、e接+5v。此時，將cs接端口地址譯碼 器輸出，wr假rd信號，則當(dāng)cpu向輸入寄存器的端口地址發(fā)出寫命令式，數(shù) 據(jù)就寫入輸入寄存器，因為dacj存器為直通狀態(tài)，所以寫入到數(shù)據(jù)寄存器的數(shù) 據(jù)立刻進行數(shù)模轉(zhuǎn)換。7) 74ls1385i腳及功能介紹74ls138t q_o13s wtg1-g2ag2bc b a一怕1一v2y3ky5一怖 wa13圖2.2.9 74ls138引腳圖3.硬件接口原理圖+5radc0809mvccal前a2bla362mbwa5biasb，thb6gndb7i0-am 一皿 mq m3acsamad7wflrd恥gvcc麗med0rftdi風(fēng)kmjt1叩ojomd5旃d

21、6wr207dgnd看 g1r g2aq gkjis再cmy* bm已 aa36y7aais 點isnnnr:_二2764mstoalniun.doda7an.mm?mjamvuauoft皿cog值007日h泣u吧a7gndvccdt7ro/cmnemvadoreetadinmiad?maramwaimssoamhohwhlg曲而ab藏心網(wǎng)adall adurzs4諭心:wlu z_a9awdc2設(shè)小ffijgadim二 imdffirum2am+5dondg7am 即+5?rabas wuliw aba14ju5a$-mj?靦ala2 vkm超mas即斯好_的uoa5,跖fillu2uia1

22、5ahm5almjaiam9 攝 ffirddffi doimmdoi岫doj町dcsfiswm觸dffimjod0&alldota12岫ncalwea20a30m示gnda5-mw站一期mjoall一m21mco1函udcsdosidot 期m -3-c-c-c(-ciog1ft疝w語n位b 蓿a行ala17alabh_uitdjmsaism5au ab43wra2n ,15va191-3mu +!rda1j 三、軟件設(shè)計1.程序流程圖-18 -圖3.1.1 子程序1流程圖圖3.1.2水平保持子程序1流程圖下降子程序1流程圖圖3.1.3 上升子程序1流程圖圖 3.1.4圖3.1.5主程序流程

23、圖;drom2764首地址;sram6264首地址送入初始值設(shè)置梯度為5設(shè)置階梯個數(shù)n階梯波第一次上升子程序調(diào)用a/d0809轉(zhuǎn)換子程序階梯波水平子程序2.源程序程序如下：orgstart: jmp 0fe00h: 0000hjmp 0fc00h: 0000hmov al,0;mov dl,5;mov cl,n;up: out 58h,alcall time;add al,dldec cljnz upretmov cl,nb1: out 88h,alcall timedec cljnz b1retmov cl,ncall up;調(diào)用階梯波上升子程序mov cl,ncall bl;調(diào)用階梯波水平子程序down: mov cl,n;階梯波第一次下降子程序out 58h,alcall timesub al,dldec cljnz downretmov cl,ncall b1mov cl,ncall down;調(diào)用階梯波下降子程序delay procmov cx,6000t: dec cxjnz tretdelay enoptime procout 50h,alcall delayin al,50hmov bh,altime enopjmp start