Synplify_Pro使用手冊(cè)

1、4.5.1 Syn plify Pro 軟件的使用在FPGA設(shè)計(jì)中，許多設(shè)計(jì)人員都習(xí)慣于使用綜合工具Synplify Pro。雖然ISE軟件可以不依賴于任何第三方EDA軟件完成整個(gè)設(shè)計(jì)，但Synplify Pro軟件有綜合性能高以及綜合速度快等特點(diǎn)，無(wú)論在物理面積上還是工作頻率都能達(dá)到較理想的效果。因此如何在ISE中調(diào)用Synplify Pro綜合工具，并進(jìn)行無(wú)縫的設(shè)計(jì)連接仍然是設(shè)計(jì)人員需要解決的一個(gè)設(shè)計(jì)流程問(wèn)題。489所示的安裝選擇界面,1. Sy nplify Pro綜合軟件的安裝F面介紹Synplify Pro的安裝步驟。運(yùn)行安裝程序歡迎界面過(guò)后將岀現(xiàn)如圖可以根據(jù)自己的需要選擇相應(yīng)的組件

2、。然后按照默認(rèn)選項(xiàng)繼續(xù)即可完成安裝圖4-89 Synplify的安裝選擇界面在Synplify安裝完后，還需要安裝Identify。在幵始程序Synplify菜單欄中會(huì)出現(xiàn)Identify 211 Installation, *雙擊即開始安裝，一般來(lái)講，可以按照默認(rèn)選項(xiàng)繼續(xù)，直至安裝完畢。安裝完之后需要添加授權(quán)的Lice nse文件，才能正常使用。2. 矢聯(lián) ISE 和 Synplify Pro完成了 Synplify Pro安裝后，需要將其和ISE軟件矢聯(lián)后才能使用Synplify Pro進(jìn)行綜合。運(yùn)行ISE軟件，在主界面中選擇“Edit|Preferenee菜單項(xiàng)進(jìn)行“Referenee設(shè)

3、定如圖4-90所示。在彈出的 Preferenee對(duì)話框中選擇“Integrated Tools ”選項(xiàng)卡。該選項(xiàng)卡用于設(shè)定與ISE集成的軟件的路徑，第三項(xiàng)的Synplify Pro就用于設(shè)定Synplify Pro仿真軟件的路徑如圖 4-91所示。ru廠 9 *加亠X 怙UySme f Ti Iter*Frifcmoi Uw t4.Hh4tlM IIBm in j OU亠tn 如T提供黑盒的輸出延遲信息，其語(yǔ)法如下：object /* syn_tcon = !clock - bundle = value */ 其中 bundle 是總線或標(biāo)量信號(hào)的集合。syn _tpd提供穿過(guò)黑盒的組合邏輯

4、的傳輸延遲信息，其語(yǔ)法如下：object /* syn_tpdn = !clock - bundle = value */ 其中 bundle 是總線或標(biāo)量信號(hào)的集合。syn _tristate指定黑盒的一個(gè)輸出端口為三態(tài)端口，其語(yǔ)法如下：object /* synthesis synjristate = 0|1 7其中object可以 是黑盒的output port。syn _tsu vn說(shuō)明一個(gè)黑盒的輸入要求的建立時(shí)間，其語(yǔ)法如下：object /* syn_tsun = Ijclock - bundle = value */tran slate_ on/tran slate_off 用于與其他綜合軟件的兼容，這兩者經(jīng)常配對(duì)使用。在這兩個(gè)指示中間的所有代碼將在綜合時(shí)被忽略，也可 以用于在源代碼中插入一段仿真代碼。其語(yǔ)法如下：/* synthesis translate off */綜合時(shí)忽略的代碼/* synthesis translate_on */6）綜合報(bào)告解讀綜合報(bào)告主要由3部分組成：編譯報(bào)告、映射優(yōu)化報(bào)告以及時(shí)序報(bào)告，但是該報(bào)告是冗長(zhǎng)的，不容易快速找出用戶所矢 心的結(jié)果。因此，Synplify公司提供了綜合報(bào)告觀察窗，如圖 4-92中第3部分所示，可從綜合報(bào)告文件中取出重要的信息。該窗口的使