數(shù)電課程設計數(shù)字時鐘教材

1、數(shù)字電子技術(shù)課程設計機電工程學院本科生課程設計題 目：數(shù)字時鐘課 程：數(shù)字電子技術(shù)專 業(yè)： 電氣工程及其自動化班 級：學 號：姓 名：指導教師：完成日期：任務書課程設計數(shù)字電子技術(shù)設計課題數(shù)字時鐘姓名院系機電工程學院電氣系班級指導老師設計任務制作數(shù)字時鐘設計要求1、準確計時，用數(shù)碼管顯示小時、分和秒；2、小時以24小時計時；3、帶有時間校正功能；4、“鬧鐘”功能；設計步驟1、了解數(shù)字時鐘的原理；2、畫出設計的數(shù)字時鐘電路原理圖和各部分電路圖；3、選擇好兀器件及給出參數(shù)，在原理圖中反映出來；4、用仿真軟件Mutisim進行電路工作情況模擬仿真；5、編寫課程設計報告；工作過程1、在電腦和圖書館查閱

2、資料，了解數(shù)字時鐘原理和相 關(guān)信息2、畫出設計的數(shù)字時鐘電路原理圖和各部分電路圖；3、選擇好兀器件及給出參數(shù)，在原理圖中反映出來。4、將各兀件連接起來，用仿真軟件 Mutisim進行電路 工作情況模擬仿真；5、編寫課程設計報告；目 錄1設計的目的及任務(1)1.1課程設計的目的(1)1.2課程設計的任務與要求 (1)1.3課程設計的技術(shù)指標(1)2數(shù)字時鐘的介紹和原理(2)2.1數(shù)字時鐘的介紹 (2)2.2數(shù)字時鐘的電路組成(2)2.3數(shù)字時鐘的工作原理(3)3數(shù)字時鐘總設計方案和各部分電路設計方案 (4)3.1數(shù)字時鐘總設計方案 (4)3.2各部分電路設計方案(5)3.3總電路設計圖(17)

3、4電路仿真 (17)5 收獲與體會 (24)6儀器儀表明細清單 (24)(25)參考文獻數(shù)字電子技術(shù)課程設計1. 設計的目的及任務1.1課程設計的目的（1）鞏固所學的相關(guān)理論知識；（2）實踐所掌握的電子制作技能；（3）會運用Mutisim工具對所作出的理論設計進行模擬仿真測試，進一步完善理論設計；（4）通過查閱手冊和文獻資料，熟悉常用電子器件的類型和特性，并掌握合理選用元器 件的原則；（5）掌握模擬電路的安裝 測量與調(diào)試的基本技能，熟悉電子儀器的正確使用方法，能力（6）分析實驗中出現(xiàn)的正常或不正?，F(xiàn)象（或數(shù)據(jù)）獨立解決調(diào)試中所發(fā)生的問題；（7）學會撰寫課程設計報告；1.2課程設計的任務與要求（

4、1）根據(jù)技術(shù)指標要求及實驗室條件設計出電路圖，分析工作原理，計算元件參數(shù)；（2）列出所有元器件清單；（3）安裝調(diào)試所設計的電路，達到設計要求；（4）記錄實驗結(jié)果。1.3課程設計的技術(shù)指標（1）準確計時，用數(shù)碼管顯示小時、分和秒；（2）小時以24小時計時；（3）帶有時間校正功能；（4）“鬧鐘”功能；2. 數(shù)字時鐘的介紹和原理2.1數(shù)字時鐘的介紹數(shù)字時鐘是一種用數(shù)字電路技術(shù)實現(xiàn)時、分、秒計時的裝置，與機械式時鐘相比具 有更高的準確性和直觀性，且無機械裝置，具有更長的使用壽命，已得到廣泛的使用。 數(shù)字時鐘的設計方法有許多種，例如,可用中小規(guī)模集成電路組成電子鐘；也可以利用專 用的電子鐘芯片配以顯示電

5、路及其所需要的外圍電路組成電子鐘；還可以利用單片機來實現(xiàn)電子鐘等等。數(shù)字時鐘的組成一般由計數(shù)器、譯碼器、顯示器、振蕩器及分頻器等幾部分組成。 振蕩器產(chǎn)生的時標信號送入分頻器，分頻器將其送入的時標信號分頻成秒脈沖信號。再 把秒脈沖送入計數(shù)器進行計數(shù)，并把累計的計數(shù)結(jié)果以“時”、“分”、“秒”的數(shù)字 顯示出來?！懊搿钡娘@示由二級計數(shù)器和譯碼器組成六十進制計數(shù)器電路來實現(xiàn)，“分”的顯示電路與秒相同?！皶r”的顯示由二級計數(shù)器和譯碼器組成的二十四進制計數(shù)器電 路來實現(xiàn)。數(shù)字鐘已成為人們?nèi)粘Ｉ钪斜夭豢缮俚奈锲罚?廣泛用于個人家庭以及車站、碼頭、 劇場、辦公室等公共場所，給人們的生活、學習、工作、娛樂帶來

6、極大的方便。鐘表的 數(shù)字化給人們生產(chǎn)生活帶來了極大的方便。它擴展了鐘表原有的報時功能，諸如定時自 動報警、按時自動打鈴、時間程序自動控制、定時廣播、定時啟閉電路、定時開關(guān)烘箱、 通斷動力設備，甚至各種定時電氣的自動啟用等，這些都是以鐘表數(shù)字化為基礎的。因 此，研究數(shù)字電子鐘以及擴大其在生活中的應用，有著非?，F(xiàn)實的意義。盡管目前市場上已有現(xiàn)成的數(shù)字鐘集成電路芯片，價格便宜，使用也非常方便。鑒 于數(shù)字鐘電路的基本組成包含了數(shù)字電路的主要組成部分，為了幫助同學們將已經(jīng)學過的比較零散的數(shù)字電路的知識能夠有機的、系統(tǒng)地聯(lián)系起來用于實際，培養(yǎng)綜合分析、 設計電路的能力，進行數(shù)字鐘的設計是必要的。2.2數(shù)字

7、時鐘的電路組成數(shù)字時鐘是用數(shù)字集成電路構(gòu)成，用數(shù)碼顯示的一種現(xiàn)代化計數(shù)器。本系統(tǒng)由振蕩 器、分頻器、校時電路、計數(shù)器、譯碼顯示器以及電源電路組成。秒脈沖發(fā)生電路產(chǎn)生秒脈沖信號，不同進制的計數(shù)器、譯碼器和顯示器組成計時系統(tǒng)，通過校時電路實現(xiàn)對時、分的校準，電源電路提供穩(wěn)定的+5v的電壓。2.3數(shù)字時鐘的工作原理數(shù)字時鐘實際上是一個對1HZ頻率進行計數(shù)的計數(shù)電路。由于計數(shù)的起始時間不可能與標準時間一致，故需要在電路上加一個校時電路，同時標準的1HZ時間信號必須做到準確穩(wěn)定。通常使用石英晶體振蕩器電路構(gòu)成數(shù)字時鐘，但是出 于對材料和成本的考慮，我們決定設計較簡單的中小規(guī)模集成電路組成電子鐘，采用由5

8、55定時器和RC電路構(gòu)成振蕩器的方案。圖1系統(tǒng)原理框圖（1 ）振蕩器電路：一般說來，振蕩器的頻率越高，計時精度越高。本設計中采用 由集成定時器555與RC組成的多諧振蕩器，經(jīng)過調(diào)整輸出 1000Hz脈沖。（2）分頻器電路：分頻器電路將1000HZ的方波信號經(jīng)1000次分頻后得到1Hz的方波信號供秒計數(shù)器進行計數(shù)。分頻器實際上也就是計數(shù)器。（3 ）時間計數(shù)器電路：時間計數(shù)電路由秒個位和秒十位計數(shù)器、分個位和分十位計數(shù)器及時個位和時十位計數(shù)器電路構(gòu)成，其中秒個位和秒十位計數(shù)器、分個位 和分十位計數(shù)器為 60進制計數(shù)器，時個位和時十位計數(shù)器為24進制計數(shù)器。（4） 譯碼顯示電路：譯碼顯示電路將計數(shù)器

9、輸出的8421BCD碼轉(zhuǎn)換為數(shù)碼管需 要的邏輯狀態(tài)，并且為保證數(shù)碼管正常工作提供足夠的工作電流，我們采用自帶譯碼功能的數(shù)碼管。（5） 整點報時電路：一般時鐘都應具備整點報時電路功能，即在時間出現(xiàn)整點前數(shù) 秒內(nèi)，數(shù)字鐘會自動報時。其作用方式是在整點前的十秒內(nèi)，出現(xiàn)奇數(shù)秒時報時燈發(fā)光，從而實現(xiàn)在最后十秒內(nèi)閃爍五次，以示提醒。（6）校時電路：由于數(shù)字鐘的初始時間不一定是標準時間，而且在數(shù)字鐘的運行過程 中可能出現(xiàn)誤差，所以需要校時電路來對“時、分”顯示數(shù)字進行校對調(diào)整。3. 數(shù)字時鐘總設計方案和各部分設計方案3.1數(shù)字時鐘總設計方案數(shù)字時鐘有振蕩器、分頻器、計數(shù)器、譯碼顯示、報時等電路組成。其中，振

10、蕩器 和分頻器組成標準秒信號發(fā)生器，直接決定計時系統(tǒng)的精度。由不同進制的計數(shù)器、譯 碼器和顯示器組成計時系統(tǒng)。將標準秒信號送入采用六十進制的“秒計數(shù)器”，每秒計 60s就發(fā)出一個“分脈沖”信號，該信號將作為“分計數(shù)器”的時鐘脈沖?！胺钟嫈?shù)器”也采用六十進制計數(shù)器，每累計60min,發(fā)出一個“時脈沖”信號，該信號將被送到“時 計數(shù)器”?！皶r計數(shù)器”采用二十四或十二進制計時器，可實現(xiàn)對一天 24h或12h的累 計。譯碼顯示電路將“時”、“分”、“秒”計數(shù)器的輸出狀態(tài)通過六位七段譯碼顯示 器顯示出來，可進行整點報時，計時出現(xiàn)誤差時，可以用校時電路校時、校分。數(shù)字時 鐘的原理框圖如下圖2.1所示圖2.

11、1數(shù)字時鐘的原理框圖3.2 各部分電路設計方案3.2.1秒脈沖產(chǎn)生電路秒脈沖產(chǎn)生電路的功能是產(chǎn)生標準秒脈沖信號，主要由振蕩器和分頻器組成。振蕩器是計數(shù)器的核心，振蕩器的穩(wěn)定度和頻率的精準度決定了計時器的準確度，可由石英 晶體振蕩電路或555定時器與RC組成的多諧振蕩器構(gòu)成。一般來說，振蕩器的頻率越 高，計時的精度就越高，但耗電量將增大，故設計時一定要根據(jù)需要設計出最佳的電路。 石英晶體振蕩器具有頻率準確、振蕩穩(wěn)定、溫度系數(shù)小的特點，但是如果精度要求不咼 的話可以采用555構(gòu)成的多諧振蕩器。秒脈沖產(chǎn)生電路在此例中的主要功能有兩個：一是產(chǎn)生標準秒脈沖信號，二是可提 供整點報時所需要的頻率信號。在下

12、面電路設計中，為了簡化電路，秒脈沖產(chǎn)生電路用 一個1Hz的秒脈沖時鐘信號源替代。3.2.1.1 555 構(gòu)成的多諧振蕩器秒脈沖產(chǎn)生電路主要是由一個 555定時器和三個十進制計數(shù)器 74160構(gòu)成。其中, 555定時器與RC組成多諧振蕩器，三個計數(shù)器74160組成分頻器。其邏輯圖如圖3.2.1.1 所示。+5V送校時分 頻3個74160圖321.1 555構(gòu)成的多諧振蕩器而成的秒脈沖產(chǎn)生電路邏輯圖其中555定時器的引腳圖和功能表如圖3.2和圖3.3所示，其中選取R=R=1kQ,G=470nF, G=10nF,從而多諧振蕩器的頻率為：f =1/0.7 Ri 2R2 C 二 1/0.7* 1 2*1

13、 *4.7*10：1kHz1 U9273645GNDTRIGOUT RESETT1 VCCDISCH THRESCONT圖321.2 555定時器的引腳圖輸入輸出閾值輸入(Vii)觸發(fā)輸入(Vi2)復位(Rd)輸出(Vo)放電管TXX00導通 ?Vcc31 3v CC31V C C310導通V C C31不變不變圖3.2.1.3 555 定時器的功能表Vcc TC Qq Q18CET PERl冋同冋麗Fl同F(xiàn)l1|3|2|1| 5|LJLiJLdLiJLJLdLdLdR CP Pq Pi 卩2 卩工 CEP GND圖3.2.1.4 計數(shù)器74160的引腳圖A B C D3 4 5 62圖3.2

14、.1.5 計數(shù)器74160的邏輯圖74160N-10 -MODE SELECT TABLESRPECETCEPAction on the Rising Clock Edge (-TJLXXXRESET (Clear)HLXXLOAD (Pn On)HHHHCOUNT (Increment)HHLXNO CHANGE (Hold)HHXLNO CHANGE (Hold)圖3.2.1.6 計數(shù)器74160的功能表160為可預置的十進制同步計數(shù)器，共有 74160和74LS160兩種線路結(jié)構(gòu)型式，其 管腳圖如圖3.2.1.4所示,160的清除端是異步的，當清除端/MR為低電平時，不管時 鐘端CP狀態(tài)

15、如何，即可完成清除功能。CEP160的預置是同步的。當置入控制器/PE為低電平時，在CP上升沿作用下，輸出端 Q Q與數(shù)據(jù)輸入端Po R致。當CP由低至咼跳變或跳變前，如果計數(shù)控制端CET為高電平，則/PE應避免由低至高電平的跳變。160的計數(shù)是同步的?？緾P同時加 在四個觸發(fā)器上而實現(xiàn)的。當 CEP CET均為高電平時，在CP上升沿作用下Q Q同時 變化，從而消除了異步計數(shù)器中出現(xiàn)的計數(shù)尖峰。對于74160,只有當CP為高電平時，CEP CET才允許由高至低電平的跳變。160有超前進位功能。當計數(shù)溢出時，進位輸出 端（TC）輸出一個高電平脈沖，其寬度為 Q。的高電平部分。在不外加門電路的情況

16、下， 可級聯(lián)成N位同步計數(shù)器。計數(shù)器74160的引出端符號如下：TC進位輸出端CEP計數(shù)控制就輸入琳Q葉Qs輸岀端CET計數(shù)控制鐫CP時鉀輸入端（上升沿首鼓/MR異步請際輸入端（低電平盲鼓）/PE同步并苻看入控制靖（低電平有效）電路中多諧振蕩器輸出的是1kHz的脈沖信號，此信號作為第一級計數(shù)器的時鐘信 號。計數(shù)器的四個使能端ENP ENT LOAD CLR均接高電平、由于74160是十進制計數(shù) 器，因此計數(shù)器每計數(shù)滿10次有一個進位信號，此信號即為第一級計數(shù)器分頻后得到 的100Hz的脈沖信號，將這個信號接在下一級計數(shù)器的時鐘信號端CLKM可實現(xiàn)繼續(xù)分頻，經(jīng)過兩個74160逐級分頻后依次得到1

17、0Hz和1Hz的脈沖信號。其電路仿真圖如圖 3.2.1.7所示，用一個四通道的示波器可以清楚看到四個脈沖信號的波形如圖321.8所示。VCC74160N74160N圖3.2.1.7秒脈沖產(chǎn)生電路仿真圖療示波3SXSC1T1 *申時間通道4通遣B11道C通道D1 if20*517 s0.000 Vo,ooov5.000 V0.000 V門*豐22.517 s5.000 VQ.OOO VQ.OOOVQ.OOOV保仔T2ri |2.000 s5.000 VQ.OOOV-5.000 0.000 VGND時間軸觸境ADBC比例 200 msAv:比例5 V/Div邊沿孑屯外部岸 ffiS|oY位置電平a

18、vY/T A/B A 46AC 0DC *正弦標準自動無圖321.8千分頻秒脈沖信號仿真波形322計數(shù)器電路根據(jù)數(shù)字時鐘的原理框圖2.1可知，整個計數(shù)器電路由秒計數(shù)器、分計數(shù)器和時計 數(shù)器串接而成。秒脈沖信號經(jīng)過 6級計數(shù)器，分別得到秒個位、秒十位、分個位、分十 位以及時個位、時十位的計時。顯示 6位的“時”、“分”、“秒”需要 6片中規(guī)模的 計數(shù)器。其中，秒計數(shù)器和分計數(shù)器都是六十進制，時計數(shù)器為二十四/十二進制，都選用74160來實現(xiàn)。實現(xiàn)的方法采用反饋清零法。3.2.2.1 六十進制計數(shù)電路秒計數(shù)器和分計數(shù)器各由一個十進制計數(shù)器（個位）和一個六進制計數(shù)器（十位） 串接組成，形成兩個六十進

19、制計數(shù)器，其中個位計數(shù)器接成十進制形式。十位計數(shù)器選 擇Q與Q端做反饋端，經(jīng)與非門輸出至控制清零端CLR接成六進制計數(shù)形式（計數(shù)至 0110時清零）。個位與十位計數(shù)器之間采用同步級聯(lián)復位方式，將個位計數(shù)器的進位輸出端RCC接至十位計數(shù)器的時鐘信號輸入端 CLK完成個位對十位計數(shù)器的進位控制。 將十位計時器的反饋清零信號經(jīng) 非門輸出，作為六十進制的進位輸出脈沖信號，即當計 數(shù)器計數(shù)至60時，反饋清零的低電平信號輸入 CLR端，同時經(jīng)非門變?yōu)楦唠娖?，在?步級聯(lián)方式下，控制高位計數(shù)器的計數(shù)。創(chuàng)建如圖3.2.2.1所示的電路，1。11。4是個位數(shù)碼管的顯示輸出端，I O5I O8是十位數(shù) 碼管的顯示

20、輸出端，1。9接電源，給兩個芯片的使能端提供高電平，1。10在此電路作為秒 計數(shù)電路時接秒信號產(chǎn)生電路，作為分計數(shù)電路時接秒計數(shù)電路提供過來的進位信號（即接至秒計數(shù)器的CLR端）。丨on作為低位計數(shù)器的進位輸出，與高位計數(shù)器的時鐘 信號端相連。108 107 106 105. 104 103 102 IO1 n nU2LCMkD -CLRRCOENT -LMUCLR CLK-CLK74160N74160NNOT：圖3.221六十進制計數(shù)電路3.2.2.2 二十四/十二進制計數(shù)電路創(chuàng)建如圖3.2.2.2所示的電路，1。11。4是個位數(shù)碼管的顯示輸出端，I O5I 08是十位數(shù) 碼管的顯示輸出端，

21、109接電源，給兩個芯片的使能端提供高電平，1。10接分計數(shù)電路提 供過來的進位信號（即接至分計數(shù)器的CLR端）。丨O11連接了兩個計數(shù)器的清零端，因此可以通過雙向開關(guān)接I 012和| 013以實現(xiàn)對與非門的選擇，從而完成進制的轉(zhuǎn)換。分計數(shù)器需要的是一個二十四/十二進制轉(zhuǎn)換的遞增計數(shù)電路。個位和十位計數(shù)器均連接成十進制計數(shù)形式，采用同步級聯(lián)復位方式。將個位計數(shù)器進位輸出端RCC接至十位計數(shù)器的時鐘信號輸入端 CLK完成個位對十位計數(shù)器的進位控制。若選擇二十四 進制，十位計數(shù)器的輸出端 Q和個位計數(shù)器的輸出端QC通過與非門控制兩片計數(shù)器的清 零端CLR當計數(shù)器的輸出狀態(tài)為 00100100時，立

22、即反饋清零，從而實現(xiàn)二十四進制 遞增計數(shù)。若選擇十二進制，十位計數(shù)器的輸出端 Q和個位計數(shù)器的輸出端 Q通過與非 門控制兩片計數(shù)器的清零端 CLR當計數(shù)器的輸出狀態(tài)為00010010時，立即反饋清零， 從而實現(xiàn)十二進制遞增計數(shù)。兩個與非門通過一個雙向開關(guān)接至兩片計數(shù)器的清零端 CLR單擊開關(guān)就可以選擇與非門的輸出，實現(xiàn)二十四進制或十二進制遞增計數(shù)的轉(zhuǎn)換。數(shù)字電子技術(shù)課程設計IQ9:IG0 107 106 105 ： 104 103 102 IG1EBP HCQENT-riiK二c CA - -0AB - - 2c - - QCD - - QD二 h P RCDEliT -CL& - CIiK-

23、U274160N1 11013.:740QNU4A740QN圖322.2二十四/十二進制計數(shù)電路3.2.3 譯碼顯示電路采用共陰極七段數(shù)碼管將譯碼顯示電路是將計數(shù)器輸出的8421 BCD碼譯成數(shù)碼管顯示所需要的高低電平。譯碼電路就應選接與它配套的共陰極七段數(shù)碼驅(qū)動器。譯碼顯 示電路采用CD45117段譯碼驅(qū)動器。譯碼器 A、B、C、D與十進制計數(shù)器的四個輸出端 相連接，a、b、c、d、e、f、g即為驅(qū)動七段數(shù)碼顯示器的信號。根據(jù) A、B、C D所得 的計數(shù)信號，數(shù)碼管顯示的相對應的字型。3.2.3.1 七段數(shù)碼管-ii -數(shù)字電子技術(shù)課程設計-20 -3, 8產(chǎn)?？D E F Cl DP4.1

24、IQ.flD -Q.LB6 610 9 7 5 4 2圖323.1 七段數(shù)碼管的引腳圖3.2.3.2 CD4511 譯碼器為了使數(shù)碼管能顯示十進制數(shù)。必須將十進制數(shù)代碼經(jīng)譯碼器譯出，然后經(jīng)驅(qū)動器 點亮對應的段。所以，譯碼器的功能就是，對應于某一組數(shù)碼輸入，相應的幾個輸出端 有有效信號輸出。常用的集成七段顯示譯碼器有兩類，一類譯碼器輸出高電平有效信號，用來驅(qū)動共 陰極顯示器，另一類輸出低電平有效信號，以驅(qū)動共陽極顯示器。CD4511七段顯示譯碼器的邏輯符號如圖 3.2.3.2所示，功能表如圖3.2.3.3所示。 當輸入8421BC碼時，輸出高電平有效。用以驅(qū)動共陰極顯示器。當輸入為 101011

25、11 六個狀態(tài)時，輸出全為低電平，顯示器無顯示。網(wǎng)1冋12冋10冋性OfgOaObOcOd0eHEF4511BI dbCLTBlELdddavssjjkJ|345kJkJ圖3.2.3.2 CD4511邏輯符號（引腳圖）該集成顯示譯碼器設有三個輔助控制端LE、BL、LT ,以增強器件的功能，現(xiàn)分 別簡述如下:燈測試輸入端LT當LT =0時，無論其他輸入端是什么狀態(tài)，所有各段輸出ag均為1,顯示字形日。 該輸入端常用于檢查譯碼器本身及顯示器各段的好壞。滅燈輸入BL當BL =0，并且LT =1時，無論其他輸入端是什么電平，所有各段輸出ag均為0，所有字形熄滅。該輸入端用于將不必要顯示的零熄滅。鎖存使

26、能輸入LE在BL = LT =1的條件下，當LE=0時，鎖存器不工作，譯碼器的輸出隨輸入碼的變 化而變化；當LE由0跳變1時，輸入碼被鎖存，輸出只取決于鎖存器的內(nèi)容，不再隨 輸入的變化而變化。十進制數(shù)輸人輸出或功能LELT比D吐Abcdeff TV0LHHLLLLHHHHH11L 1n u1LHHLLLHLHHLLLL12LHHLLHLHHLHHLH3LHLLHHHHHLLH4LHHLHLLLHHLLHH5LHLHLHHLHHLHH6LHHLHHLLLHHHHH1L 1HLHHHHHHLLLL8LHHHL1.LHH11HHHH9LHHHLLHHHHLHH10LHHHLHLLLLLLL熄滅11L

27、HHHLHHLLLLLL1.熄滅12LHHHHLLLLLLLL1.熄滅13LHHHHLL.LLB LLLL熄滅14LHHHHHLLLLLLLL熄滅15LHHHHHHLJ.LLLI.L燈測試XX1XXXXHHHHHHH滅燈XLHXXXXLLLLLL仁熄滅議存HHXXXX*圖3.232 CD4511的功能表n1LI廠|LnuLI11/1/U/l l/圖323.4顯示器顯示字形3.2.3.3 小時譯碼顯示子電路只需在BL=LT =1并且LE=0時，譯碼器的輸出隨輸入碼的變化而變化，所以只 要把4511譯碼器的數(shù)據(jù)輸入端與74160計數(shù)器的輸出端相連即可。而分鐘和秒譯碼 顯示電路也是如此，如圖3.2.

28、3.5所示。rC di U It) i|J kt 響 d CJ 0 U D u o口hrfl bi-r:9 99! ?詐濾斛*s r.aJIJInr9 UHEE 也 U口圖323.6 分鐘/秒譯碼顯示子電路（十二、二十四進制計數(shù)）3.2.4 校時、校分電路校對時間一般在選定的標準時間到來之前進行，可分為4個步驟：首先把時計數(shù)器置到所需的數(shù)字；然后再將分計數(shù)器置到所需的數(shù)字；與此同時或之后應將秒計數(shù)器清 零，時鐘暫停計數(shù)，處于等待啟動階段；當選定的標準時刻到達的瞬間，按啟動按鈕， 電路則從所預置時間開始計數(shù)。由此可知，校時，校分電路應具有預置小時、預置分、 等待啟動、計時4個階段。在設計電路時既

29、要方便可靠地實現(xiàn)校時校分的功能，又不能 影響時鐘的正常計時，通常采用邏輯門切換。當 C=1時，輸入的預置信號可以傳到時計 數(shù)器的CLK端，進行校時工作，而分進位信號被封鎖。例如，校時電路原理示意圖如圖 324.1所示。當C=0時，分進位信號可以傳到時計數(shù)器的 CLK端，進行計時工作，而 輸入的預置信號分進位信號被封鎖。校分電路也仿照此進行。預置 信號QQ分進位 信號到時計數(shù)器 的輸入時鐘圖3.2.4.1 校時電路原理框圖當然上述方法比較精確，也比較復雜，在精度要求不高時，也可以采用另一種方法。 只需使用兩個雙向選擇開關(guān)將秒脈沖直接引入時計數(shù)器的分計數(shù)器即可實現(xiàn)功能。此 時，低位計數(shù)器的進位信號

30、輸出端需通過雙向選擇開關(guān)的其中一選擇端接至高位計數(shù)器 的時鐘信號端，開關(guān)的另一選擇端接秒脈沖信號。當日常顯示時間時，開關(guān)撥向低位計 數(shù)器的進位信號輸出端；調(diào)時調(diào)分時撥向秒脈沖信號，這樣可使計數(shù)器自動跳至所需要 的時間。（具體見總電路圖）3.2.5 整點報時電路當時間到達整點前10秒開始，蜂鳴器1秒響1秒停地響5次。即當時間達到XX 時59分50秒時蜂鳴器開始響第一次，并持續(xù)一秒鐘，然后停鳴一秒，這樣響五次。禾U 用與非門的相與功能，而已把分十位的 Q、Q,分個位的Q、Q，秒十位的Q、Q和秒 個位的Q相“與非”作為控制信號控制與非門的開斷，從而控制蜂鳴器的響和停。YCC5VVCC回分計數(shù)器十位OC 0A1312nn而U26QAQD QA 分計數(shù)塞個位IIunnQC QA 秒計數(shù)15十僅UJGND壬 SONALERT1kHz秒計數(shù)個位知爲理325.1整點報時電路3.3 總電路設計圖4. 數(shù)字時鐘電路仿真4.1 開始狀態(tài)h-i i4Ci圖4.1.1開始狀態(tài)4.2校時、校分功能圖4.2.1校時、校分功能數(shù)字電子技術(shù)課程設計圖4.3.1十二進制與二十四進制轉(zhuǎn)換功能-21 -4.3十二進制與二十四進制轉(zhuǎn)換功能數(shù)字電子技術(shù)課程設計-29 -4.4滿60秒向分鐘進位狀態(tài)J3i二tnc耳rt二a.I