靜態(tài)存儲(chǔ)器擴(kuò)展試驗(yàn)報(bào)告

1、靜態(tài)存儲(chǔ)器擴(kuò)展實(shí)驗(yàn)報(bào)告深圳大學(xué)實(shí)驗(yàn)報(bào)告課程名稱：微機(jī)原理與接口技術(shù)實(shí)驗(yàn)項(xiàng)目名稱：靜態(tài)存儲(chǔ)器擴(kuò)展實(shí)驗(yàn)學(xué)院：信息工程學(xué)院專業(yè)：電子信息工程指導(dǎo)教師：周建華報(bào)告人：洪燕 學(xué)號(hào)：2012130334班級(jí)：電子3班實(shí)驗(yàn)時(shí)間：2014/5/21實(shí)驗(yàn)報(bào)告提交時(shí)間：2014/5/26教務(wù)部制實(shí)驗(yàn)?zāi)康呐c要求:1. 了解存儲(chǔ)器擴(kuò)展的方法和存儲(chǔ)器的讀/寫2. 掌握CPU對(duì)16位存儲(chǔ)器的訪問(wèn)方法。二.實(shí)驗(yàn)設(shè)備PC機(jī)一臺(tái)，TD-PITE實(shí)驗(yàn)裝置或TD-PITC實(shí)驗(yàn) 裝置 一套，示波器一臺(tái)。三實(shí)驗(yàn)原理1 28VCC2 27WE3 26A134 25A85 24A96 23A117s 62256 222i0E9 20A10

2、10 19CS11 18D712 17D613 16D514 15D4D3A14A12A7A6A5 存儲(chǔ)器是用來(lái)存儲(chǔ)信息的部Ja 件，是計(jì)算機(jī)的重要組成部分，靜態(tài)iD2GNDRAM是由MOS管組成的觸發(fā)器電路，每個(gè)觸發(fā)器可以存放1位信息只要不掉 電，所儲(chǔ)存的信息就不會(huì)丟失。因此，靜態(tài)RAM工 作穩(wěn)定，不要外加刷新電路，使用 方便但一般SRAM的每一個(gè)觸發(fā)器是由6個(gè)晶體管 組成，SRAM 芯片的集成度不會(huì)太高，目前較常用的有6116（2KX8 位），圖 4. 1 62256 引腳圖 6264 （8KX8 位）和62256 （32KX8位）。本實(shí) 驗(yàn)平臺(tái)上選 用的是62256,兩片組成32KX16

3、位的形式，共64K 子TI。62256的外部引腳圖如圖4. 1所示。本系統(tǒng)采用準(zhǔn)32位CPU,具有16位外部數(shù)據(jù) 總線，即DO、D1、D15,地址總線為BHE# （井表 示該信號(hào)低電平有效）、BLE#. Al、A2、 A20o存儲(chǔ)器分為奇體和偶體，分別由字節(jié)允許線BHE #和BLE#選通。存儲(chǔ)器中，從偶地址開(kāi)始存放的字稱 為規(guī)則字，從奇地址開(kāi)始存放的字稱為非規(guī)則字。處 理器訪問(wèn)規(guī)則字只需要一個(gè)時(shí)鐘周期，BHE#和BLE# 同時(shí)有效，從而同時(shí)選通存儲(chǔ)器奇體 和偶體。處理器訪 問(wèn)非規(guī)則字卻需要兩個(gè)時(shí)鐘周期，第一個(gè)時(shí)鐘周期BHE #有效，訪問(wèn)奇字 節(jié)；第二個(gè)時(shí)鐘周期BLE#有效， 訪問(wèn)偶字節(jié)。處理器

4、訪問(wèn)字節(jié)只需要一個(gè)時(shí)鐘周期，視 其存 放單元為奇或偶，而B(niǎo)HE#或BLE#有效,從而 選通奇體或偶體。寫規(guī)則字和非規(guī)則字的簡(jiǎn)單時(shí)序圖如 圖4. 2所示。CS#WR#DATAD15:DOcs#WR#DATAD15:D8D7:D0DATAD15:D8D7:D0圖4. 2寫規(guī)則字（左）和非規(guī)則字（右）簡(jiǎn)單時(shí)序圖實(shí)驗(yàn)單元電路圖DO11AO AAODI12Al8AlD213AOA9nq15A37A3D416A46A4D517A54A5D618A63A6D719A725A7A824A822A921A9OE27nA1AWFAll23AllA122A12CS20A1326A1328 VCC14 GNDA141

5、A14vccvss6ZZOOU7DO DID2D3D4D5D6D7RDWRAO10AODODIAl9AlD2A28A2D3A3 7A304AlD5A55A5D6AA6D7A7A825A8A924A9OEA1021A10WEAll23AllA122A12CSaxOAA13A141A14vccvss62256(2)12131516171819D8D9D10DllD12D13D1122 IR272028bl 9BLECSBHE圖4. 3 實(shí)驗(yàn)程序清單SRAM單元電路圖STACKAA1:圖4.sMEM1. AS)MSSTARTAAO:四.方法、步驟:XA1XA15XDOAOA14DO系統(tǒng)總線期黑終止M

6、WRS l_ooI *RMRD2 IOOI RDMYO CSAA1五. 實(shí)驗(yàn)內(nèi)容:編寫實(shí)驗(yàn)程序，將0000HOOOFH共16個(gè)數(shù) 寫入SRAM的從0000H起始的一段空間中，然后通過(guò) 系統(tǒng)命令查看該存儲(chǔ)空間，檢測(cè)寫入 數(shù)據(jù)是否正確。六. 實(shí)驗(yàn)過(guò)程與結(jié)果: d七. 數(shù)據(jù)分析：(1)由實(shí)驗(yàn)代碼可得：此實(shí)驗(yàn)完成的將連 續(xù)的16 個(gè)數(shù)據(jù)存入地址由80000H到800A0這 段內(nèi)存中；(2) 由結(jié)果可得，最終CX由最初的0010H變?yōu)镺OOOH, SI由最初的0000H變成OOAOH,成功實(shí)現(xiàn)T 16個(gè)數(shù)的存入；(3) 此實(shí)驗(yàn)中SRAM有15根地址線，16根數(shù) 據(jù)線，將SRAM的15根地址線與系統(tǒng)總線的低15 位相連，系統(tǒng)其他的地址線用作靜態(tài) 存儲(chǔ)器的片選信(4)存儲(chǔ)器的擴(kuò)展的關(guān)鍵在于存儲(chǔ)器的地址線 和系統(tǒng)地址總線的連接，還有片選信號(hào)由系統(tǒng)剩余的 地址線經(jīng)過(guò)譯碼器產(chǎn)生，對(duì)于數(shù)據(jù)線一般存儲(chǔ)器和系 統(tǒng)都能一一對(duì)應(yīng)上；深圳大學(xué)學(xué)生實(shí)驗(yàn)報(bào)告