2010年自考微型計(jì)算機(jī)及其接口技術(shù)筆記串講匯總new

1、導(dǎo)讀：微型計(jì)算機(jī)及其接口技術(shù)這一章筆記主要是針對第一至第七章的重點(diǎn)進(jìn)行了一個總結(jié)。第1章 微型計(jì)算機(jī)概論微處理器由運(yùn)算器、控制器、寄存器陣列組成微型計(jì)算機(jī)以微處理器為基礎(chǔ)，配以內(nèi)存以及輸入輸出接口電路和相應(yīng)的輔助電路而構(gòu)成的裸機(jī)微型計(jì)算機(jī)系統(tǒng)由微型計(jì)算機(jī)配以相應(yīng)的外圍設(shè)備及其它軟件而構(gòu)成的系統(tǒng)單片機(jī)又稱為“微控制器”和“嵌入式計(jì)算機(jī)”，是單片微型計(jì)算機(jī)單板機(jī)屬于計(jì)算機(jī)系統(tǒng)總線是CPU、內(nèi)存、I/O接口之間相互交換信息的公共通路，由數(shù)據(jù)總線(雙向)、地址總線和控制總線組成微機(jī)系統(tǒng)中的三種總線：1. 片總線，元件級總線2. 內(nèi)總線(I-BUS)，系統(tǒng)總線3. 外總線(E-BUS)，通信總線第2章

2、80X86處理器8086CPU兩個獨(dú)立的功能部件：1. 執(zhí)行部件(EU)，由通用計(jì)算器、運(yùn)算器和EU控制系統(tǒng)等組成，EU從BIU的指令隊(duì)列獲得指令并執(zhí)行2. 總線接口部件(BIU)，由段寄存器、指令指針、地址形成邏輯、總線控制邏輯和指令隊(duì)列等組成，負(fù)責(zé)從內(nèi)存中取指令和取操作數(shù)8086CPU的兩種工作方式：1. 最小方式，MN/MX接+5V(MX為低電平)，用于構(gòu)成小型單處理機(jī)系統(tǒng)支持系統(tǒng)工作的器件：(1) 時鐘發(fā)生器，8284A(2) 總線鎖存器，74LS373(3) 總線收發(fā)器，74LS245控制信號由CPU提供2. 最大方式，MN/MX接地(MX為低電平)，用于構(gòu)成多處理機(jī)和協(xié)處理機(jī)系統(tǒng)支

3、持系統(tǒng)工作的器件：(1) 時鐘發(fā)生器，8284A(2) 總線鎖存器，74LS373(3) 總線收發(fā)器，74LS245(4) 總線控制芯片，8288控制信號由8288提供指令周期、總線周期、時鐘周期的概念及其相互關(guān)系：1. 執(zhí)行一條指令所需要的時間稱為指令周期2. 一個CPU同外部設(shè)備和內(nèi)存儲器之間進(jìn)行信息交換過程所需要的時間稱為總線周期3. 時鐘脈沖的重復(fù)周期稱為時鐘周期4. 一個指令周期由若干個總線周期組成，一個總線周期又由若干個時鐘周期組成5. 8086CPU的總線周期至少由4個時鐘周期組成6. 總線周期完成一次數(shù)據(jù)傳輸包括：傳送地址，傳送數(shù)據(jù)等待周期在等待周期期間，總線上的狀態(tài)一直保持不

4、變空閑周期總線上無數(shù)據(jù)傳輸操作MMX多媒體擴(kuò)展SEC單邊接口，PENTIUM2的封裝技術(shù)SSE數(shù)據(jù)流單指令多數(shù)據(jù)擴(kuò)展，PENTIUM3的指令集亂序執(zhí)行不完全按程序規(guī)定的指令順序執(zhí)行(PENTIUM PRO)推測執(zhí)行遇到轉(zhuǎn)移指令時，不等結(jié)果出來便先推測可能往哪里轉(zhuǎn)移以便提前執(zhí)行(PENTIUM PRO)8086CPU邏輯地址與物理地址的關(guān)系：1. CPU與存儲器交換信息，使用20位物理地址2. 程序中所涉及的都是16位邏輯地址3. 物理地址 = 段基值 * 16 + 偏移地址4. 20條地址線 = 1M，(00000H FFFFFH);16條數(shù)據(jù)線 = 64K，(0000H FFFFH)5. 段

5、起始地址必須能被16整除8086的結(jié)構(gòu)，各引腳功能，全部要掌握 (教科書 P14 P18)復(fù)位(RESET)時CPU內(nèi)寄存器狀態(tài)：1. PSW(FR)、IP、DS、SS、ES清零2. CS置FFFFH3. 指令隊(duì)列變空8086CPU外部總線16位，8088CPU外部總線8位80286CPU：1. 16位CPU2. 兩種工作方式：(1) 實(shí)地址方式，使用20條地址線，兼容8086全部功能(2) 保護(hù)虛地址方式，使用24條地址線，有16M的尋址能力80386CPU：1. 32位CPU2. 數(shù)據(jù)線32位3. 地址線32位，直接尋址4GB4. 內(nèi)部寄存器32位5. 三種存儲器地址空間：邏輯地址，線性地

6、址，物理地址6. 三種工作方式：實(shí)方式，保護(hù)方式，虛擬8086方式80486CPU：1. 采用RISC2. 集成FPU和CACHE第3章 存儲器及其接口半導(dǎo)體存儲器分類：1. 隨機(jī)存取存儲器，RAM(1) 靜態(tài)RAM，SRAM (HM6116，2K * 8)(2) 動態(tài)RAM，DRAM，需要刷新電路 (2164，64K * 1)2. 只讀存儲器，ROM(1) PROM，可編程ROM，一次性寫入ROM(2) EPROM，可擦除可編程ROM (INTEL2732A，4K * 8)(3) EEPROM，電可擦除可編程ROM半導(dǎo)體存儲器的性能指標(biāo)：1. 存儲容量2. 存取速度 (用兩個時間參數(shù)表示：存

7、取時間，存取周期)3. 可靠性4. 性能/價格比內(nèi)存條及其特點(diǎn)：內(nèi)存條是一個以小型板卡形式出現(xiàn)的存儲器產(chǎn)品，它的特點(diǎn)是：安裝容易，便于用戶進(jìn)行更換，也便于擴(kuò)充內(nèi)存容量HM6116、2164、INTEL2732A的外特性 (教科書 P50 P53)INTEL2732A的6種工作方式：1. 讀2. 輸出禁止3. 待用4. 編程5. 編程禁止6. INTEL標(biāo)識符實(shí)現(xiàn)片選控制的三種方法：1. 全譯碼2. 部分譯碼 (可能會產(chǎn)生地址重疊)3. 線選法地址重疊多個地址指向同一存儲單元存儲器芯片同CPU連接時應(yīng)注意的問題：1. CPU總線的負(fù)載能力問題2. CPU的時序同存儲器芯片的存取速度的配合問題16

8、位微機(jī)系統(tǒng)中，內(nèi)存儲器芯片的奇偶分體：1. 1M字節(jié)分成兩個512K字節(jié) (偶存儲體，奇存儲體)2. 偶存儲體同低8位數(shù)據(jù)總線(D7 D0)相連接，奇存儲體同高8位數(shù)據(jù)總線(D15 D8)相連接3. CPU的地址總線A19 A1同兩個存儲體中的地址線A18 A0相連接，CPU地址總線的最低位A0和BHE(低電平)用來選擇存儲體4. 要訪問的16位字的低8位字節(jié)存放在偶存儲體中，稱為對準(zhǔn)字，訪存只需要一個總線周期;要訪問的16位字的低8位字節(jié)存放在奇存儲體中，稱為未對準(zhǔn)字，訪存需要兩個總線周期5. 8088CPU數(shù)據(jù)總線是8位，若進(jìn)行字操作，則需要兩個總線周期，第一個周期訪問低位，第二個周期訪問

9、高位存儲器的字位擴(kuò)展，考試必考 (教科書 P71 習(xí)題2、習(xí)題6)74LS138的綜合應(yīng)用必須熟練掌握，考試必考： (教科書 P55 P58; P71 P72 習(xí)題7、習(xí)題8; P231 第五2題)1. 存儲器芯片的地址范圍2. 地址線的連接 (片內(nèi)地址，片外地址)3. 數(shù)據(jù)線的連接4. 控制線的連接 (片選信號CE，寫信號WE，輸出信號OE等，以上信號都為低電平) 第4章 輸入輸出與中斷I/O接口把外圍設(shè)備同微型計(jì)算機(jī)連接起來實(shí)現(xiàn)數(shù)據(jù)傳送的控制電路稱為“外設(shè)接口電路”，即I/O接口I/O端口I/O接口中可以由CPU進(jìn)行讀或?qū)懙募拇嫫鞅环Q為“端口”外設(shè)接口與CPU的信息傳送：1. 外設(shè)接口通過

10、微機(jī)總線(片總線、內(nèi)總線、外總線)與CPU連接2. CPU同外設(shè)接*換的三種信息：(1) 數(shù)據(jù)信息，包括數(shù)字量、模擬量和開關(guān)量(2) 狀態(tài)信息，表示外設(shè)當(dāng)前所處的工作狀態(tài)(3) 控制信息用于控制外設(shè)接口的工作3. 數(shù)據(jù)信息、狀態(tài)信息、控制信息都是通過數(shù)據(jù)總線來傳送的I/O端口的編址方式及其特點(diǎn)：1. 獨(dú)立編址(專用的I/O端口編址)存儲器和I/O端口在兩個獨(dú)立的地址空間中(1) 優(yōu)點(diǎn)：I/O端口的地址碼較短，譯碼電路簡單，存儲器同I/O端口的操作指令不同，程序比較清晰;存儲器和I/O端口的控制結(jié)構(gòu)相互獨(dú)立，可以分別設(shè)計(jì)(2) 缺點(diǎn)：需要有專用的I/O指令，程序設(shè)計(jì)的靈活性較差2. 統(tǒng)一編址(存

11、儲器映像編址)存儲器和I/O端口共用統(tǒng)一的地址空間，當(dāng)一個地址空間分配給I/O端口以后，存儲器就不能再占有這一部分的地址空間(1) 優(yōu)點(diǎn)：不需要專用的I/O指令，任何對存儲器數(shù)據(jù)進(jìn)行操作的指令都可用于I/O端口的數(shù)據(jù)操作，程序設(shè)計(jì)比較靈活;由于I/O端口的地址空間是內(nèi)存空間的一部分，這樣，I/O端口的地址空間可大可小，從而使外設(shè)的數(shù)量幾乎不受限制(2) 缺點(diǎn)：I/O端口占用了內(nèi)存空間的一部分，影響了系統(tǒng)的內(nèi)存容量;訪問I/O端口也要同訪問內(nèi)存一樣，由于內(nèi)存地址較長，導(dǎo)致執(zhí)行時間增加微機(jī)系統(tǒng)中，數(shù)據(jù)傳送的控制方式：1. 程序控制方式，以CPU為中心，數(shù)據(jù)傳送的控制來自CPU，通過預(yù)先編制好的程序

12、實(shí)現(xiàn)數(shù)據(jù)的傳送2. DMA方式，直接存儲器訪問，不需要CPU干預(yù)，也不需要軟件介入的高速傳送方式程序控制傳送方式分為三種：1. 無條件傳送方式，又稱“同步傳送方式”，用于外設(shè)的定時是固定的而且是已知的場合，外設(shè)必須在微處理器限定的指令時間內(nèi)準(zhǔn)備就緒，并完成數(shù)據(jù)的接收或發(fā)送2. 查詢傳送方式，當(dāng)CPU同外設(shè)工作不同步時，為保證數(shù)據(jù)傳送的正確而提出的，CPU必須先對外設(shè)進(jìn)行狀態(tài)檢測，若外設(shè)已“準(zhǔn)備好”，才進(jìn)行數(shù)據(jù)傳送3. 中斷傳送方式，解決了“無條件傳送方式”和“查詢傳送方式”只能串行工作的缺點(diǎn)，為了使CPU和外設(shè)之間可以并行工作，提出中斷傳送方式，采用中斷方式傳送數(shù)據(jù)時，CPU從啟動外設(shè)到外設(shè)就

13、緒這段時間，仍在執(zhí)行主程序，當(dāng)“中斷服務(wù)程序”執(zhí)行完畢后，則重新返回主程序DMA操作的基本方法：1. 周期挪用，DMA乘存儲器空閑時訪問存儲器，周期挪用不減慢CPU的操作2. 周期擴(kuò)展，CPU與DMA交替訪問存儲器，這種方法會使CPU處理速度減慢，一次只能傳送一個字節(jié)3. CPU停機(jī)方式，CPU等待DMA的操作，這是最常用的DMA方式，由于CPU處于空閑狀態(tài)，所以會降低CPU的利用率DMAC及其傳送方式：1. 在DMA傳送方式中，對數(shù)據(jù)傳送過程進(jìn)行控制的硬件稱為DMA控制器，即：DMAC2. DMAC的三種傳送方式：(1) 單字節(jié)傳送方式(2) 成組傳送方式(3) 請求傳送方式DMAC的基本功

14、能：1. 能接收外設(shè)的DMA請求信號，并能向外設(shè)發(fā)出DMA響應(yīng)信號2. 能向CPU發(fā)出總線請求信號，當(dāng)CPU發(fā)出總線響應(yīng)信號后，能接管對總線的控制權(quán)，進(jìn)入DMA方式3. 能發(fā)出地址信息，對存儲器尋址并修改地址指針4. 能發(fā)出讀、寫等控制信號，包括存儲器訪問信號和I/O訪問信號5. 能決定傳送的字節(jié)數(shù)，并能判斷DMA傳送是否結(jié)束6. 能發(fā)出DMA結(jié)束信號，釋放總線，使CPU恢復(fù)正常工作8086中斷的特點(diǎn)：1. 最多可處理256種不同的中斷類型，每個中斷都有一個中斷類型碼2. 外部中斷(硬件中斷);內(nèi)部中斷(軟件中斷)8086內(nèi)部中斷的特點(diǎn)：1. 中斷類型碼或者包含在指令中，或者是預(yù)先規(guī)定的2.

15、不執(zhí)行INTA總線周期3. 除單步中斷外，任何內(nèi)部中斷都無法禁止4. 除單步中斷外，任何內(nèi)部中斷的優(yōu)先級都比任何外部中斷的高中斷向量表：1. 中斷向量表是存放中斷服務(wù)程序入口地址(即：中斷向量)的表格2. 它存放在存儲器的最低端，共1024個字節(jié)，每4個字節(jié)存放一個中斷向量(形成一個單元)，一共可存256個中斷向量3. 每個單元(4字節(jié))高地址的兩個字節(jié)存放中斷向量的段基值，低地址存放偏移量4. 每個單元(4字節(jié))的最低地址為向量表地址指針，其值為對應(yīng)的中斷類型碼乘48086中斷系統(tǒng)、中斷分類 (南京大學(xué)出版的應(yīng)試指導(dǎo) P50 表格)中斷控制器的基本要求：1. 能控制多個中斷源，實(shí)現(xiàn)中斷傳送2

16、. 能對多個中斷源同時發(fā)出的中斷請求進(jìn)行優(yōu)先級判別3. 能實(shí)現(xiàn)中斷嵌套4. 能提供對應(yīng)中斷源的中斷類型碼可編程中斷控制器8259A的主要功能：1. 每一片8259A可管理8級優(yōu)先權(quán)中斷源，通過8259A的級聯(lián)，最多可管理64級優(yōu)先權(quán)的中斷源2. 對任何一級中斷源都可單獨(dú)進(jìn)行屏蔽，使該級中斷請求暫時被掛起，直到取消屏蔽時為止3. 能向CPU提供可編程的標(biāo)識碼，對于8086CPU來說就是中斷類型碼4. 具有多種中斷優(yōu)先權(quán)管理方式：(1) 完全嵌套方式(2) 自動循環(huán)方式(3) 特殊循環(huán)方式(4) 特殊屏蔽方式(5) 查詢排序方式8259A的結(jié)構(gòu)，由8個基本組成部分：1. IRR，8位中斷請求寄存器

17、，用來存放從外設(shè)來的中斷請求信號IR0 IR72. IMR，8位中斷屏蔽寄存器，用來存放CPU送來的屏蔽信號3. ISR，8位中斷服務(wù)寄存器，用來記憶正在處理中的中斷級別4. PR，優(yōu)先級判別器，也稱優(yōu)先級分析器5. 控制邏輯6. 數(shù)據(jù)總線緩沖器7. 讀/寫邏輯8. 級聯(lián)緩沖器/比較器其中，IRR、IMR、ISR、PR和控制邏輯五個部分是實(shí)現(xiàn)中斷優(yōu)先管理的核心部件8259A的中斷結(jié)束方式：1. EOI命令方式：(1) 普通EOI命令(2) 特殊EOI命令2. 自動EOI方式8259A的中斷工作順序 (教科書 P93 P94) 第5章 并行接口片選CE(低電平)，確定當(dāng)前對哪個芯片進(jìn)行操作讀寫R

18、D/WR(WR為低電平)，決定CPU對I/O接口執(zhí)行取出(讀)操作還是存入(寫)操作可編程通過計(jì)算機(jī)指令來選擇接口芯片的不同功能和不同通道聯(lián)絡(luò)CPU通過外設(shè)接口芯片同外設(shè)交換信息時，接口芯片與外設(shè)間有一定的“聯(lián)絡(luò)”信號：(1) STB(低電平)，選通信號(2) RDY，就緒信號接口電路應(yīng)包含的電路單元：1. 輸入/輸出數(shù)據(jù)鎖存器和緩沖器2. 控制命令和狀態(tài)寄存器3. 地址譯碼器4. 讀寫控制邏輯5. 中斷控制邏輯簡單I/O接口芯片和可編程I/O接口芯片的異同處：1. 相同點(diǎn)：都可實(shí)現(xiàn)CPU與外設(shè)間的數(shù)據(jù)傳送，都具有暫存信息的數(shù)據(jù)緩沖器或鎖存器2. 不同點(diǎn)：(1) 簡單接口芯片功能單一(2) 可

19、編程接口芯片具有多種工作方式，可用程序來改變其基本功能74LS373鎖存器、74LS244緩沖器、74LS245數(shù)據(jù)收發(fā)器的外特性 (教科書 P100 P103)可編程并行接口芯片8255A的結(jié)構(gòu)：1. 數(shù)據(jù)總線緩沖器2. 三個8位端口：PA、PB、PC3. A組和B組的控制電路：A組控制PA和PC7 PC4，B組控制PB和PC3 PC04. 讀/寫控制邏輯8255A的工作方式：1. 方式0基本輸入/輸出，輸出鎖存2. 方式1單向選通輸入/輸出，輸入輸出均鎖存3. 方式2雙向選通輸入/輸出，輸入輸出均鎖存，僅限于A組使用8255A的應(yīng)用要重點(diǎn)掌握，考試必考：1. 教科書 P110 P111 表

20、格2. 教科書 P111 P112 8255A的初始化3. 教科書 P113 應(yīng)用舉例4. 教科書 P117 習(xí)題78255A聯(lián)絡(luò)信號的作用：1. STB(低電平)：輸入選通信號2. IBF：輸入緩沖器滿信號3. OBF(低電平)：輸出緩沖器滿信號4. ACK(低電平)：輸出時響應(yīng)信號5. INTR：中斷請求信號6. INTE：中斷允許信號7. INTE1：方式2，由PC6置/復(fù)位8. INTE2：方式2，由PC4置/復(fù)位8255A初始化的兩種控制命令字：1. 方式選擇控制字(D7=1)2. C口按位置/復(fù)位控制字(D7=0)16位系統(tǒng)中并行接口的特點(diǎn)：1. 8086最小方式的微機(jī)系統(tǒng)，825

21、5A芯片最多可有16片，分為兩組掛到系統(tǒng)總線上2. 一組8255A的端口地址在奇地址邊界上，另一組在偶地址邊界上3. 每片8255A最多可提供3個8位端口(PA、PB、PC)，每一組最多可有192條I/O線第6章 定時器/計(jì)數(shù)器電路定時器/計(jì)數(shù)器在微機(jī)系統(tǒng)中的作用：1. 外部實(shí)時時鐘，以實(shí)現(xiàn)延時控制或定時2. 能對外部事件計(jì)數(shù)的計(jì)數(shù)器可編程定時器/計(jì)數(shù)器的典型結(jié)構(gòu)：1. 控制寄存器2. 控制邏輯3. 計(jì)數(shù)初值寄存器 CR4. 計(jì)數(shù)執(zhí)行單元 CE5. 計(jì)數(shù)輸出鎖存器 OL可編程間隔定時器8253-5具有三個獨(dú)立的16位減法計(jì)數(shù)器，三個計(jì)數(shù)器中每一個都有三條信號線：(1) CLK計(jì)數(shù)輸入，用于輸入

22、定時基準(zhǔn)脈沖或計(jì)數(shù)脈沖(2) OUT輸出信號，以相應(yīng)的電平指示計(jì)數(shù)的完成，或輸出脈沖波形(3) GATE選通輸入，用于啟動或禁止計(jì)數(shù)器的操作每個計(jì)數(shù)器都有三個寄存器：(1) 控制寄存器(2) 計(jì)數(shù)初值寄存器(3) 減1計(jì)數(shù)寄存器8253-5的初始化： (教科書 P121; P135 習(xí)題5; P231 第五。1題)1. 寫入方式控制字2. 寫入計(jì)數(shù)初始值注意此2項(xiàng)對應(yīng)不同的端口地址8253-5的工作方式 (教科書 P122 P127)8253-5的工作方式 計(jì)數(shù)器啟動方式 輸出波形(N為計(jì)數(shù)初值)方式0，計(jì)數(shù)結(jié)束中斷方式 軟件啟動 OUT在計(jì)數(shù)為0時，由L H方式1，硬件可重觸發(fā)單穩(wěn)態(tài)方式 硬

23、件啟動 N * TCLK的負(fù)脈沖方式2，速率發(fā)生器 軟/硬件啟動 N * TCLK的重復(fù)負(fù)脈沖方式3，方波方式 軟/硬件啟動 重復(fù)的方波方式4，軟件觸發(fā)選通方式 軟件啟動 一個TCLK的負(fù)脈沖方式5，硬件觸發(fā)選通方式 硬件啟動 一個TCLK的負(fù)脈沖第7章 串行接口在計(jì)算機(jī)領(lǐng)域中，有兩種數(shù)據(jù)通信方式：串行傳輸、并行傳輸，二者區(qū)別：1. 距離：并行通信適用于近距離，串行通信適用于遠(yuǎn)距離2. 速度：并行接口的速度快于串行接口3. 費(fèi)用：串行通信費(fèi)用低于并行通信串行通信有兩種基本通信方法：1. 異步通信(ASYNC)，CPU與外設(shè)之間有兩項(xiàng)約定：字符格式、波特率(1) 字符格式：1位起始位，低電平;5 8位數(shù)據(jù)位，低位在前，高位在后;1位奇偶校驗(yàn)位;12位終止位，高電平(2) 波特率，單位時間內(nèi)傳送二進(jìn)制數(shù)據(jù)的位數(shù)，以位