計(jì)算機(jī)組成原理試驗(yàn)報(bào)告-八位補(bǔ)碼加減法器的設(shè)計(jì)與實(shí)現(xiàn)

1、計(jì)算機(jī)科學(xué)與技術(shù)學(xué)院計(jì)算機(jī)組成原理實(shí)驗(yàn)報(bào)告書實(shí)驗(yàn)班學(xué)名稱八位補(bǔ)碼加/減法器的設(shè)計(jì)與實(shí)現(xiàn)級(jí)號(hào)姓名指導(dǎo)教師日期成績(jī)實(shí)驗(yàn) 1八位補(bǔ)碼加 /減法器的設(shè)計(jì)與實(shí)現(xiàn)一、實(shí)驗(yàn)?zāi)康?. 掌握算術(shù)邏輯運(yùn)算單元（ALU的工作原理2. 熟悉簡(jiǎn)單運(yùn)算器的數(shù)據(jù)傳送通路。3. 掌握 8 位補(bǔ)碼加 /減法運(yùn)算器的設(shè)計(jì)方法。4. 掌握運(yùn)算器電路的仿真測(cè)試方法實(shí)驗(yàn)任務(wù)1 設(shè)計(jì)一個(gè) 8 位補(bǔ)碼加 / 減法運(yùn)算器（1）參考圖1,在QUARTUS II里輸入原理圖，設(shè)計(jì)一個(gè)8位補(bǔ)碼加/減法 運(yùn)算器。（2）創(chuàng)建波形文件，對(duì)該 8位補(bǔ)碼加 /減法運(yùn)算器進(jìn)行功能仿真測(cè)試。（ 3）測(cè)試通過后，封裝成一個(gè)芯片。2設(shè)計(jì) 8 位運(yùn)算器通路電路 參考

2、下圖，利用實(shí)驗(yàn)任務(wù) 1 設(shè)計(jì)的 8 位補(bǔ)碼加/減法運(yùn)算器芯片建立運(yùn) 算器通路。3利用仿真波形，測(cè)試數(shù)據(jù)通路的正確性。 設(shè)定各控制信號(hào)的狀態(tài)，完成下列操作，要求記錄各控制信號(hào)的值及時(shí) 序關(guān)系。（ 1）在輸入數(shù)據(jù) IN7IN0 上輸入數(shù)據(jù)后，開啟輸入緩沖三態(tài)門，檢查總線BUS7BUS上的值與IN0IN7端輸入的數(shù)據(jù)是否一致。（2）給DR1存入55H,檢查數(shù)據(jù)是否存入，請(qǐng)說明檢查方法。（3）給DR2存入AAH檢查數(shù)據(jù)是否存入，請(qǐng)說明檢查方法。（4）完成加法運(yùn)算，求55H+AAH檢查運(yùn)算結(jié)果是否正確，請(qǐng)說明檢查方法。（5）完成減法運(yùn)算，分別求 55H-AAH和AAH-55H檢查運(yùn)算結(jié)果是否正確，請(qǐng) 說

3、明檢查方法。（6）求12H+34H-56H將結(jié)果存入寄存器 R0,檢查運(yùn)算結(jié)果是否正確，同 時(shí)檢查數(shù)據(jù)是否存入，請(qǐng)說明檢查方法。三、實(shí)驗(yàn)要求（1）做好實(shí)驗(yàn)預(yù)習(xí)，掌握運(yùn)算器的數(shù)據(jù)傳送通路和 ALU的功能特性。（ 2） 實(shí)驗(yàn)完畢，寫出實(shí)驗(yàn)報(bào)告，內(nèi)容如下： 實(shí)驗(yàn)?zāi)康摹?實(shí)驗(yàn)電路圖。 按實(shí)驗(yàn)任務(wù)3的要求，填寫下表，以記錄各控制信號(hào)的值及時(shí)序關(guān)系。表中的序號(hào)表示各控制信號(hào)之間的時(shí)序關(guān)系。要求一個(gè)控制任務(wù)填一張表，并可用文字對(duì)有關(guān)內(nèi)容進(jìn)行說明。序 號(hào)nsw-bu sn R0-BUSLDROLDR1LDR2mnaltu-busIN7IN0BUS7BUS0 仿真波形及仿真結(jié)果的分析方法、分析過程和分析結(jié)果 實(shí)

4、驗(yàn)體會(huì)與小結(jié)。四、實(shí)驗(yàn)預(yù)習(xí)內(nèi)容1. 實(shí)驗(yàn)電路設(shè)計(jì)原理及思路說明本實(shí)驗(yàn)利用基本邏輯門電路設(shè)計(jì)一位全加器（FA）,如表1： 表1-一位全加器（FA）電路的輸入輸出信號(hào)說明信號(hào)名稱說明輸入信號(hào)Ai加數(shù)Bi加數(shù)Ci低位輸入的進(jìn)位輸出信號(hào)Si和Cj運(yùn)算產(chǎn)生的進(jìn)位然后以此基礎(chǔ)上實(shí)現(xiàn)八位補(bǔ)碼加/減法器的設(shè)計(jì)，考慮到實(shí)現(xiàn)所需既可以實(shí)現(xiàn)加 法又可以實(shí)現(xiàn)減法，所以使用了一個(gè) M輸入來(lái)進(jìn)行方式控制加減。2. 實(shí)驗(yàn)電路原理圖實(shí)驗(yàn)參考電路如下圖所示，下圖（a）是1位全加器的電路原理圖，圖（b）是 由1位全加器采用行波進(jìn)位方法設(shè)計(jì)的多位補(bǔ)碼加 /減法運(yùn)算器。(a)M =。加 M = I減方式擰制M符號(hào)位圖1-多位補(bǔ)碼加/

5、減法運(yùn)算器原理圖圖2-8位運(yùn)算器通路原理圖3. 實(shí)驗(yàn)電路功能說明表2- 一位全加器（FA）功能表輸入輸出CiBiAiSiCj0000000110010100110110010101011100111111表3-M與Bi異或關(guān)系原理圖MBiM異或Bi000011101110當(dāng)M為0時(shí)，Bi與M值無(wú)關(guān)，當(dāng)M為1時(shí)，Bi取反。也就是當(dāng) M為0時(shí)，執(zhí)行加法運(yùn)算，反之 進(jìn)行減法運(yùn)算。FA實(shí)現(xiàn)Ai與（Bi異或M）的加法運(yùn)算，再加上 Ci輸出Si表4-圖4功能端口解析接口解析輸入A7.08位信號(hào)輸入（加/被減數(shù)）B7.08位信號(hào)輸入（加/減數(shù)）M控制信號(hào)（0加，1減）輸出S7.0輸出8位計(jì)算結(jié)果OVER溢出

6、信號(hào)（0不溢出，1溢 出）表5-圖3功能端口解析接口解析輸入IN7.08位信號(hào)輸入n sw-bus控制輸入信號(hào)（0有效，1 無(wú)效）n alu-bus控制輸入信號(hào)（0有效，1 無(wú)效）n R0-BUS控制輸入信號(hào)（0有效，1 無(wú)效）LDR0時(shí)鐘信號(hào)，上升沿有效LDR1時(shí)鐘信號(hào)，上升沿有效LDR2時(shí)鐘信號(hào)，上升沿有效m溢出信號(hào)（0不溢出，1溢出）輸出BUS7.08位信號(hào)輸出注：的 AGN和BGN接口與74374b的OEN接口都是低電平有效,nsw-bus , nalu-bus 和nRO-BUS控制器件的輸入，當(dāng)輸入0時(shí)，輸入有效，否則無(wú)效的CLK接 口為上升沿有效，當(dāng)LDR的時(shí)鐘處于上升沿，即 0-

7、1變化時(shí)，輸入有效4. 器件的選型本實(shí)驗(yàn)用到以下基本邏輯器件：異或門，一位加法器FA 7486等表6- 一位全加器（FA）電路所用主要器件清單名稱說明AND2二輸入與門XOR2異或門OR2或門INPUT信號(hào)輸入端子OUTPUT信號(hào)輸出端子表7-8位補(bǔ)碼加/減法運(yùn)算器器件清單XOR2二輸入異或門FA一位加法器（自選器件）INPUT信號(hào)輸入端子OUTPUT信號(hào)輸出端子表8-8位運(yùn)算器通路電路INPUT信號(hào)輸入端子OUTPUT信號(hào)輸出端子8位補(bǔ)碼加/減法運(yùn)算器計(jì)算元件（自選器件）74273b數(shù)據(jù)緩存元件74244b數(shù)據(jù)緩存元件5. 實(shí)驗(yàn)方法與實(shí)驗(yàn)步驟等本實(shí)驗(yàn)利用EDA工具軟件（Quartus II

8、或以上版本）完成，實(shí)驗(yàn)分為：原 理圖的錄入與編輯、仿真波形的設(shè)計(jì)及仿真結(jié)果的分析這3個(gè)步驟。具體為：（1）原理圖的錄入與編譯在EDA工具軟件（Quartus II或以上版本）中，采用原理圖的錄入的方法，繪制電路原理圖。繪制完成存盤后進(jìn)行編譯。編譯通過后，可以進(jìn)行步驟（2）的操作。如果編譯不通過，則檢查原理圖，改正錯(cuò)誤后，重新存盤并編譯。這一 過程重復(fù)進(jìn)行，直至原理圖編譯通過。（2）仿真波形的設(shè)計(jì)序號(hào)A （十進(jìn)制）B （十進(jìn)制）M（01信號(hào)）S （二進(jìn)制）溢岀根據(jù)電路的功能，設(shè)定輸入信號(hào)的初值后，利用EDA工具軟件（Quartus II 或以上版本）的波形仿真功能，驗(yàn)證電路的正確性。根據(jù)8位補(bǔ)碼

9、加/減法運(yùn)算器 的功能要求，選定8組輸入信號(hào)的初值，如下表所示：序號(hào)CiBiAi10002001301040115100610171108111表9- 一位全加器（FA）電路仿真波形輸入信號(hào)初值表10-8位補(bǔ)碼加/減法運(yùn)算器仿真波形輸入信號(hào)初值序號(hào)A （十進(jìn)制）| B （十進(jìn)制）|M（01信號(hào)） S （二進(jìn)制）|溢出10200000101000240200001111000380200011001000412020015101010000000006501010010100007801010100011008110101011001000(3) 仿真結(jié)果的分析在EDA工具軟件(Quartus

10、II或以上版本)中，新建仿真波形文件，按表所示 的輸入信號(hào)的初值進(jìn)行設(shè)定后，進(jìn)行仿真。閱讀仿真波形，對(duì)照電路功能，進(jìn)行分 析并給出結(jié)論。五、實(shí)驗(yàn)電路圖根據(jù)電路原理圖，實(shí)驗(yàn)時(shí)在 Quartus II 環(huán)境里繪制的實(shí)驗(yàn)電路如下圖所示。! Ji q f EHK二曲匸以/U以LJ_：f 呻 1小工1-L SU 菲 C圖5-8位運(yùn)算器通路電路六、仿真調(diào)試的過程、仿真結(jié)果的分析和仿真測(cè)試的結(jié)論在Quartus II中新建仿真波形文件，如下圖 6示, T -JT n.-.- C -NFJ IBA 4T4244bASM眄iEt；忖：Cbool |L1 -jlll 3tl -_! I J ,-J-.-.lb-

11、” i u此：M OVER 沖 a sp l. B7 J|lE祁湎；QJH2匚二匪二!:.；：；：一.：.；.一：-ia3.黑T臥L，.CM6 11Z-Fl-lCLK爼.111CTR7閔r，僭尸1丿呻DfB-. i 19 1|OEN工1| 1RI.皿74374D:IUtfflTEMTWWk:；H如IFQ pc1+ 63. 2uc1* 3 Uf6.Bii1 i Lr-_j1 Mj_ -o圖6- 一位全加器（FA）仿真結(jié)果分析圖所示的仿真波形，可得到下表所示的實(shí)驗(yàn)結(jié)果。表11-一位全加器（FA）電路仿真實(shí)驗(yàn)結(jié)果輸入輸出周期時(shí)間CiBiAiSiCj10-800ns0000023 S0011033 S

12、 3 S0101043 S 3 S0110153 S 3 S1001063 S 3 S1010173 S 3 S1100183 S 3 S11111將表9與表11相對(duì)照，可知一位全加器FA正確在Quartus II中新建仿真波形文件，如下圖7所示圖7-8位補(bǔ)碼加/減法運(yùn)算器仿真結(jié)果分析圖所示的仿真波形，可得到下表所示的實(shí)驗(yàn)結(jié)果表12-八位補(bǔ)碼加/減法器電路仿真實(shí)驗(yàn)結(jié)果輸入輸出周期時(shí)間ABMSOVER105ns02000001010002510ns4020000111100031015ns8020001100100041520ns120200152025ns1010100000000062530

13、ns5010101000110073035ns8010101100100083540ns110101000001000表記錄的實(shí)驗(yàn)結(jié)果與上面計(jì)算數(shù)據(jù)中要求的值一致。經(jīng)分析比較可知，本次實(shí)驗(yàn)設(shè) 計(jì)的電路實(shí)現(xiàn)了八位補(bǔ)碼加/減法器的功能。8位運(yùn)算器通路電路(1)首先對(duì)建立好的通路進(jìn)行仿真波形圖測(cè)試， 測(cè)試結(jié)果如圖8所示。并檢查數(shù)據(jù)是 否一致25 nsnnnnnmi :i(c300. 0 nsL 2IN me2nalu-btig nRO-bus nsw-hus圖8-8位運(yùn)算器通路電路仿真結(jié)果檢查圖8,可知輸入IN與輸出BU致，數(shù)據(jù)一致 給DR1存入55H,檢查數(shù)據(jù)是否存入，請(qǐng)說明檢查方法。檢查方法：在

14、DR忡存入55H,同時(shí)在DR2中存入00H,檢測(cè)總線輸出的數(shù)即為存入 的數(shù)據(jù)，波形圖如下圖9：圖9表13-時(shí)序關(guān)系圖序號(hào)ns w- bu snR0- bu sLDR0LDR1LDR2Co nt rolNa luBusIN70BUS70100上升沿000155H55H2100上升沿00100HZZH300上升沿000100H00H41000上升沿0155HZZH5100000055H55H(3) 給DR2存入AAH檢查數(shù)據(jù)是否存入，請(qǐng)說明檢查方法。和檢測(cè)DR1相同，如圖10圖10表14-時(shí)序關(guān)系圖序nsnRLDLDLDCoNaINBU號(hào)w-bus0- bu sR0R1R2ntrolluBus70

15、S70100上升沿000100H00H2100上升沿00100HZZH300上升沿0001AAHAAH41000上升沿01AAHZZH51000000AAHAAH(4) 完成加法運(yùn)算，求55H+AAH檢查運(yùn)算結(jié)果是否正確，請(qǐng)說明檢查方法。波形圖如下:ps200.(0 ijsg. 0 TiS&IM1. 0 MMO-P tlI. 0 u1. 2us仁4at 6 us1. 6 usnsJ3 BVSicn弭 ieE/1；!13 IM5550鼎j;J2iUKarLDftlms匚i1mlij-buenKibiiFnsF_biE.iI!1 Jr圖11表15-時(shí)序關(guān)系圖序nsnRLDLDLDCoNaINBU號(hào)

16、w-0-R0R1R2ntlu7SbusbusrolBus070100上升沿000155H00H2100上升沿00100H00H300上升沿000100H00H41000上升沿01AAH00H5100000000HFFH完成減法運(yùn)算，分別求55H-AAH和AAH-55H檢查運(yùn)算結(jié)果是否正確，請(qǐng)說明檢 查方法。55H-AAH波形圖如下:1-si.rNED 30 HJ蔔G.Q nLO1.2LiE1 ILIBi. ii；LS Li16 naaQ E1TS55 K 0?：1BZiiriZcntrolITH為r1隔1iijAn.IlQhirLliRCi*LCR1ir0HJinrnj-lij-bus1nrr

17、dlCHnUEinrCiafl-faLBi表16-時(shí)序關(guān)系圖nsnRCoNaINBU序w-0-LDLDLDntlu7S號(hào)bubuR0R1R2ro-7sslBu0s0100上升沿001155H00H2100上升沿01100H00H300上升沿001100H00H41000上升沿11AAH00H5100001000HABHAAH-55H波形圖如下:卩陽(yáng)2也卩neItO.O ns600- 0 nfBOO,卩1. 0 訕i.a ijs1 U1. UL.6 nv 1厲m7,a BDSrZ2t.5 bt訂業(yè):!7-IlEl IIIIOQJ.3廠lg, LM1i1a二Htiali-rtusI- JT1nlF

18、tws表17-時(shí)序關(guān)系圖序號(hào)ns w- bu snR0- bu sLDR0LDR1LDR2Co nt rolNa luBusIN70BUS70100上00115500升沿HH2100上升沿01100H00H300上升沿001100H00H41000上升沿11AAH00H5100001000H55H求12H+34H-56H將結(jié)果存入寄存器R0,檢查運(yùn)算結(jié)果是否正確，同時(shí)檢查數(shù)據(jù)是否存入，請(qǐng)說明檢查方法。計(jì)算結(jié)果： 12H+34H-56H波 形圖如下:5 X19.目 2IflO M】弋u#1. W1.4 Wk電Ui1闊1.0胡25 nsEIWWHLKC-on.-Erok*惰*i 乳匕_ 一一一_1JD. *