計(jì)算機(jī)系統(tǒng)組成原理復(fù)習(xí)資料

1、Chapter 1 計(jì)算機(jī)系統(tǒng)概論一、單項(xiàng)選擇題 （知識(shí)點(diǎn):計(jì)算機(jī)系統(tǒng)簡(jiǎn)介）1、目前我們所說(shuō)的個(gè)人臺(tái)式商用機(jī)屬于（ D ）。A巨型機(jī) B中型機(jī) C小型機(jī) D微型機(jī)2、以真空管為主要器件的是（ A ）。A第一代計(jì)算機(jī) B第二代計(jì)算機(jī) C第三代計(jì)算機(jī) D第四代計(jì)算機(jī)3、 對(duì)計(jì)算機(jī)軟、硬件資源進(jìn)行管理，是（ A ）的功能。A操作系統(tǒng) B數(shù)據(jù)庫(kù)管理系統(tǒng) C語(yǔ)言處理程序 D用戶程序4、企事業(yè)單位用計(jì)算機(jī)計(jì)算、管理職工工資，這屬于計(jì)算機(jī)的（ B ）應(yīng)用領(lǐng)域。難度:中 A科學(xué)計(jì)算 B數(shù)據(jù)處理 C過(guò)程控制 D輔助設(shè)計(jì)5、辦公自動(dòng)化是計(jì)算機(jī)的一種應(yīng)用，按計(jì)算機(jī)應(yīng)用分類(lèi)，它屬于（ C ）。難度:中A科學(xué)計(jì)算 B實(shí)

2、時(shí)控制 C數(shù)據(jù)處理 D輔助設(shè)計(jì)6、計(jì)算機(jī)軟件系統(tǒng)可分為（ D ）。難度:中A程序和數(shù)據(jù) B操作系統(tǒng)和語(yǔ)言處理系統(tǒng) C程序、數(shù)據(jù)和文檔 D系統(tǒng)軟件和應(yīng)用軟件7、微型計(jì)算機(jī)的發(fā)展以（ B ）技術(shù)為標(biāo)志。A操作系統(tǒng) B微處理器 C硬盤(pán) D軟件8、完整的計(jì)算機(jī)系統(tǒng)應(yīng)包括（ D ）。難度:中 A運(yùn)算器、存儲(chǔ)器、控制器 B外部設(shè)備和主機(jī) C主機(jī)和實(shí)用程序 D硬件系統(tǒng)和軟件系統(tǒng)9、計(jì)算機(jī)經(jīng)歷了從器件角度劃分的四代發(fā)展歷程，但從系統(tǒng)結(jié)構(gòu)上來(lái)看，至今絕大多數(shù)計(jì)算機(jī)仍屬于（ D ）型計(jì)算機(jī)。A實(shí)時(shí)處理 B智能化 C并行 D馮諾依曼10、1946年2月，在美國(guó)誕生了世界上第一臺(tái)電子數(shù)字計(jì)算機(jī)，它的名字叫（ C ）。

3、AEDVAC BEDSAC CENIAC DUNIVAC-二、單項(xiàng)選擇題 （知識(shí)點(diǎn):現(xiàn)代計(jì)算機(jī)的體系結(jié)構(gòu)）1、馮諾依曼機(jī)工作的基本方式的特點(diǎn)是（ B ）。A多指令流單數(shù)據(jù)流B按地址訪問(wèn)并順序執(zhí)行指令 C堆棧操作D存貯器按內(nèi)容選擇地址2、以下是關(guān)于馮諾依曼機(jī)中指令和數(shù)據(jù)表示形式的敘述，其中正確的是（ C ）。A指令和數(shù)據(jù)可以在形式上加以區(qū)分B指令以二進(jìn)制形式存放，數(shù)據(jù)以十進(jìn)制形式存放C指令和數(shù)據(jù)都以二進(jìn)制形式存放D指令和數(shù)據(jù)都以十進(jìn)制形式存放3、運(yùn)算器的核心部件是（ D ）。難度:中A數(shù)據(jù)總線 B數(shù)據(jù)選擇器 C累加寄存器 D算術(shù)邏輯運(yùn)算部件4、存儲(chǔ)器主要用來(lái)（ D ）。A存放程序 B存放數(shù)據(jù) C

4、存放微程序 D存放程序和數(shù)據(jù)5、至今為止，計(jì)算機(jī)中所含所有信息仍以二進(jìn)制方式表示，其原因是（ C ）。難度:中A節(jié)約元件 B運(yùn)算速度快 C物理器件性能決定 D信息處理方便6、目前大多數(shù)集成電路，所采用的基本材料為（ A ）。A單晶硅 B非晶硅 CCMOS D硫化鎘7、下列是有關(guān)程序、指令和數(shù)據(jù)關(guān)系的描述，其中錯(cuò)誤的是（ C ）。難度:難A一個(gè)程序由若干條指令和所處理的數(shù)據(jù)組成 B指令和數(shù)據(jù)形式上沒(méi)有差別，都是一串0、1序列C指令和數(shù)據(jù)不能都放在同一個(gè)存儲(chǔ)器中，必須分別存放在指令存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器中 D啟動(dòng)程序前指令和數(shù)據(jù)都存放在外存中，啟動(dòng)后才能裝入內(nèi)存8、以下關(guān)于馮諾依曼計(jì)算機(jī)工作方式的敘述

5、中，錯(cuò)誤的是（ B ）。難度:難A計(jì)算機(jī)完成的所有任務(wù)都必須通過(guò)執(zhí)行相應(yīng)的程序來(lái)完成 B某任務(wù)用某語(yǔ)言(如C+)編好程序后，一旦被啟動(dòng)，則馬上可調(diào)至主存直接執(zhí)行C程序執(zhí)行時(shí)，CPU根據(jù)指令地址自動(dòng)按序到內(nèi)存讀取指令并執(zhí)行 D馮諾依曼計(jì)算機(jī)工作方式為“存儲(chǔ)程序”控制方式9、計(jì)算機(jī)硬件能直接執(zhí)行的只能是（ B ）。A符號(hào)語(yǔ)言 B機(jī)器語(yǔ)言 C匯編語(yǔ)言 D機(jī)器語(yǔ)言和匯編語(yǔ)言10、下面是有關(guān)反映計(jì)算機(jī)中存儲(chǔ)器容量的計(jì)量單位的描述，其中錯(cuò)誤的是（ D ）。難度:難 A最小的計(jì)量單位是位，表示1位“0”或“1”，1字節(jié)為8位 B最基本的計(jì)量單位是字節(jié)，因而指令、數(shù)據(jù)和地址的長(zhǎng)度都是8的倍數(shù)C主存儲(chǔ)器的編址單

6、位一般是字節(jié)的倍數(shù) D主存容量為1KB，其含義是主存儲(chǔ)器中能存放1000字節(jié)的二進(jìn)制信息三、簡(jiǎn)答題（知識(shí)點(diǎn):現(xiàn)代計(jì)算機(jī)的體系結(jié)構(gòu)）1、如何理解軟、硬件之間的等價(jià)性？答：計(jì)算機(jī)的大部分功能既能由硬件完成，也能由軟件完成，從邏輯上講，兩者是等效的。通常用硬件實(shí)現(xiàn)執(zhí)行速度快、成本高、修改困難，而軟件剛好相反，兩者之間沒(méi)有固定的界限。2、馮諾依曼計(jì)算機(jī)的特點(diǎn)是什么？答：計(jì)算機(jī)由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備、輸出設(shè)備五大部件組成；指令和數(shù)據(jù)均用二進(jìn)制表示；采用存儲(chǔ)程序方式。Chapter 2 系統(tǒng)總線一、單項(xiàng)選擇題 （知識(shí)點(diǎn):總線連接方式 ） 1、從信息流的傳輸速度來(lái)看，（ A ）系統(tǒng)工作效率最低。

7、A單總線 B雙總線 C三總線 D多總線2、計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積木化，缺點(diǎn)是（ D ）。A提高總線傳輸速率 B地址信息、數(shù)據(jù)信息和控制信息不能同時(shí)出現(xiàn)C地址信息、數(shù)據(jù)信息不能同時(shí)出現(xiàn) D兩種信息源的代碼在總線不能同時(shí)傳送二、單項(xiàng)選擇題（知識(shí)點(diǎn):總線設(shè)計(jì)要素）1、同步控制是（ C ）。難度:中A只適用于CPU控制的方式 B只適用于外圍設(shè)備控制的方式C由統(tǒng)一時(shí)序信號(hào)控制的方式 D所有指令執(zhí)行時(shí)間都相同的方式2、同步傳輸之所以比異步傳輸具有較高的傳輸頻率是因?yàn)橥絺鬏敚?D ）。A不需要應(yīng)答信號(hào) B總線長(zhǎng)度較長(zhǎng)C用一個(gè)公共時(shí)鐘信號(hào)進(jìn)行同步 D各部件存取時(shí)間較為接近3、在集中式總線仲

8、裁中（ B ）方式響應(yīng)時(shí)間最快。A菊花鏈方式 B獨(dú)立請(qǐng)求方式 C計(jì)數(shù)器定時(shí)查詢方式 D定時(shí)方式4、在集中式總線仲裁中（ A ）方式對(duì)電路故障最敏感。A菊花鏈方式 B獨(dú)立請(qǐng)求方式 C計(jì)數(shù)器定時(shí)查詢方式 D定時(shí)方式5、在計(jì)數(shù)器定時(shí)查詢方式下，若每次計(jì)數(shù)從上一次計(jì)數(shù)的終止點(diǎn)開(kāi)始，則（ B ）。難度:中A設(shè)備號(hào)小的優(yōu)先級(jí)高 B每個(gè)設(shè)備的優(yōu)先級(jí)相同C設(shè)備號(hào)大的優(yōu)先級(jí)高 D第一個(gè)設(shè)備號(hào)的優(yōu)先級(jí)最高6、在計(jì)數(shù)器定時(shí)查詢方式下，若計(jì)數(shù)從0開(kāi)始，則（ A ）。難度:中A設(shè)備號(hào)小的優(yōu)先級(jí)高 B每個(gè)設(shè)備的優(yōu)先級(jí)相同C設(shè)備號(hào)大的優(yōu)先級(jí)高 D第一個(gè)設(shè)備號(hào)的優(yōu)先級(jí)最高7、在獨(dú)立請(qǐng)求方式下，若有N個(gè)設(shè)備，則（ B ）。難度

9、:中A有一個(gè)總線請(qǐng)求信號(hào)和一個(gè)總線響應(yīng)信號(hào) B有N個(gè)總線請(qǐng)求信號(hào)和N個(gè)總線響應(yīng)信號(hào)C有1個(gè)總線請(qǐng)求信號(hào)和N個(gè)總線響應(yīng)信號(hào) D有N個(gè)總線請(qǐng)求信號(hào)8、總線復(fù)用方式可以（ C ）。難度:中A提高總線的傳輸帶寬 B提高總線的功能 C減少總線中信號(hào)線的數(shù)量 D增加總線中信號(hào)線的數(shù)量9、在同步定時(shí)通信中，一個(gè)總線周期的傳輸過(guò)程是（ B ）。難度:中A先傳輸數(shù)據(jù)，再傳輸?shù)刂?B先傳輸?shù)刂?，再傳輸?shù)據(jù)C只傳輸數(shù)據(jù) D只傳輸?shù)刂?0、總線的異步定時(shí)通信（ A ）。難度:中A不采用時(shí)鐘信號(hào)，只采用握手信號(hào) B既采用時(shí)鐘信號(hào)，又采用握手信號(hào)C既不采用時(shí)鐘信號(hào)，又不采用握手信號(hào) D以上都不對(duì)三、簡(jiǎn)答題（知識(shí)點(diǎn):總線設(shè)

10、計(jì)要素）1、常見(jiàn)的集中式總線控制有幾種？各有何特點(diǎn)？難度:中答：常見(jiàn)的集中式總線控制有三種：鏈?zhǔn)讲樵?、?jì)數(shù)器定時(shí)查詢、獨(dú)立請(qǐng)求；特點(diǎn)：鏈?zhǔn)讲樵兎绞竭B線簡(jiǎn)單，易于擴(kuò)充，對(duì)電路故障最敏感；計(jì)數(shù)器定時(shí)查詢方式優(yōu)先級(jí)設(shè)置較靈活，對(duì)故障不敏感，連線及控制過(guò)程較復(fù)雜；獨(dú)立請(qǐng)求方式線路復(fù)雜、響應(yīng)速度快。2、畫(huà)出集中式仲裁鏈?zhǔn)讲樵兪疽鈭D？難度:中答：3、畫(huà)出集中式仲裁計(jì)數(shù)器定時(shí)查詢示意圖？難度:中答：4、畫(huà)出集中式仲裁獨(dú)立請(qǐng)求方式示意圖？難度:中5、畫(huà)出總線同步定時(shí)讀操作的時(shí)序圖？答： 6、畫(huà)出總線同步定時(shí)寫(xiě)操作的時(shí)序圖？答：四、簡(jiǎn)答題（知識(shí)點(diǎn):總線的基本概念）1、一個(gè)32位的微處理器，有16位外部數(shù)據(jù)總線，

11、總線的時(shí)鐘頻率為40MHz，假定一個(gè)總線事物的最短周期是4個(gè)時(shí)鐘周期。（1）問(wèn)這個(gè)處理器的最大數(shù)據(jù)傳輸率是多少？（2）如果將外部數(shù)據(jù)總線的寬度擴(kuò)展為32位，那么處理器的最大數(shù)據(jù)傳輸率是多少？（3）這種措施與加倍外部數(shù)據(jù)總線時(shí)鐘頻率的措施相比，那種更好？ 答：（1）設(shè)一個(gè)總線周期能夠傳輸數(shù)據(jù)量用D表示(D=2B)，時(shí)鐘周期為T(mén)1（T1=1/f）,f為時(shí)鐘頻率40MHz，總線周期為T(mén)2（T2=4*T1），故處理器的最大數(shù)據(jù)傳輸率為：D/T2=D/4*f=2/4*40*106/s=20MB/s。（2）若采用32位外部總線，則處理器的最大數(shù)據(jù)傳輸率為40MB/s。（3）若倍頻，從上述公式推導(dǎo)可看出兩種

12、措施結(jié)果相同。2、一個(gè)32位的微處理器，有16位外部數(shù)據(jù)總線，總線的時(shí)鐘頻率為8MHz，假定一個(gè)總線事物的最短周期是4個(gè)時(shí)鐘周期。（1）問(wèn)這個(gè)處理器的最大數(shù)據(jù)傳輸率是多少？（2）如果將外部數(shù)據(jù)總線的寬度擴(kuò)展為64位，那么處理器的最大數(shù)據(jù)傳輸率是多少？（3）分析那些因素影響總線帶寬？答：（1）設(shè)一個(gè)總線周期能夠傳輸數(shù)據(jù)量用D表示(D=2B)，時(shí)鐘周期為T(mén)1（T1=1/f）,f為時(shí)鐘頻率8MHz，總線周期為T(mén)2（T2=4*T1），故處理器的最大數(shù)據(jù)傳輸率為：D/T2=D/4*f=2/4*8*106/s=4MB/s。（2）若采用64位外部總線，則處理器的最大數(shù)據(jù)傳輸率為16MB/s。（3）總線寬度、

13、傳送距離、總線發(fā)送和接受電路工作頻率以及數(shù)據(jù)傳送方式。3、某總線在一個(gè)總線周期中并行傳送4字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線的時(shí)鐘周期為33MHz。（1）問(wèn)這總線的帶寬是多少？（2）如果一個(gè)總線周期中并行傳送64位數(shù)據(jù)，總線的時(shí)鐘周期為66MHz，問(wèn)這總線的帶寬是多少？（3）分析那些因素影響總線帶寬？答：（1）設(shè)一個(gè)總線周期能夠傳輸數(shù)據(jù)量用D表示(D=4B)，總線時(shí)鐘周期為T(mén)1（T1=1/f）,f為時(shí)鐘頻率33MHz，總線周期為T(mén)2（T2=1*T1），故總線的帶寬為：D/T2=D*f=4*33*106/s=132MB/s。（2）若采用64位外部總線，則總線的帶寬為：D/T2

14、=D*f=8*66*106/s=528MB/s。（3）總線寬度、傳送距離、總線發(fā)送和接受電路工作頻率以及數(shù)據(jù)傳送方式。五、單項(xiàng)選擇題（總線的基本概念）1、系統(tǒng)總線中地址線的作用是（ C ）。A用于選擇主存單元 B用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備C用于選擇主存單元和I/O設(shè)備接口電路地址 D用于傳輸主存物理地址和邏輯地址2、系統(tǒng)總線中控制線的功能是（ A ）。A提供主存、I/O接口設(shè)備的控制信號(hào)和響應(yīng)信號(hào) B提供數(shù)據(jù)信息C提供時(shí)序信號(hào) D提供主存、I/O接口設(shè)備的響應(yīng)信號(hào)3、描述當(dāng)代流行總線基本概念中，正確的是（ B ）。A當(dāng)代流行總線結(jié)構(gòu)不是標(biāo)準(zhǔn)總線 B當(dāng)代總線結(jié)構(gòu)中，CPU和它私有的Cache一起

15、作為一個(gè)模塊與總線連接C系統(tǒng)中只允許一個(gè)CPU模塊 DISA總線不是標(biāo)準(zhǔn)總線4、PCI總線中描述基本概念不正確的是（ C ）。難度:難APCI總線是一個(gè)與處理器無(wú)關(guān)的高速外圍設(shè)備 BPCI總線的基本傳輸機(jī)制是傳送CPCI設(shè)備一定是主設(shè)備 D系統(tǒng)中只允許有一條PCI總線5、PCI總線是一個(gè)高帶寬且與處理器無(wú)關(guān)的標(biāo)準(zhǔn)總線，下面描述中不正確的是（ B ）。難度:難A采用同步定時(shí)協(xié)議 B采用分布式仲裁策略 C具有自動(dòng)配置能力 D適合低成本的小系統(tǒng)6、計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積木化，同時(shí)（ C ）。A減少了信息傳輸量 B提高了信息傳輸?shù)乃俣菴減少了信息傳輸線的條數(shù) D加重了CPU的工作量7

16、、描述PCI總線中基本概念不正確的句子是（ C ）。（知識(shí)點(diǎn):PCI總線）難度:難 AHOST總線不僅連接主存，還可以連接多個(gè)CPU BPCI總線體系中有三種橋，它們都是PCI設(shè)備C從橋連接實(shí)現(xiàn)的PCI總線結(jié)構(gòu)不允許許多條總線并行工作 D橋的作用可使所有的存取都按CPU的需要出現(xiàn)在總線上8、在（ A ）的微型計(jì)算機(jī)系統(tǒng)中，外設(shè)可和主存貯器單元統(tǒng)一編址，因此可以不使用I / O指令。知識(shí)點(diǎn):總線連接方式 A單總線 B雙總線 C三總線 D多總線Chapter 3 存儲(chǔ)器一、單項(xiàng)選擇題 （知識(shí)點(diǎn):存儲(chǔ)器概述）1、主（內(nèi)）存用來(lái)存放（ D ）。A程序 B數(shù)據(jù) C微程序 D程序和數(shù)據(jù)2、計(jì)算機(jī)的存儲(chǔ)器采

17、用分級(jí)存儲(chǔ)體系的目的是 （ D ）。A便于讀寫(xiě)數(shù)據(jù) B減小機(jī)箱的體積C便于系統(tǒng)升級(jí) D解決存儲(chǔ)容量、價(jià)格與存取速度間的矛盾3、相聯(lián)存儲(chǔ)器是按（ C ）進(jìn)行尋址的存儲(chǔ)器。難度:中 A地址指定方式 B堆棧存取方式 C內(nèi)容指定方式 D地址指定與堆棧存取方式結(jié)合4、下列存儲(chǔ)器中，速度最慢的是（ C ）。A半導(dǎo)體存儲(chǔ)器B光盤(pán)存儲(chǔ)器C磁帶存儲(chǔ)器D硬盤(pán)存儲(chǔ)器5、下列部件（設(shè)備）中，存取速度最快的是（ B ）。A光盤(pán)存儲(chǔ)器BCPU的寄存器C軟盤(pán)存儲(chǔ)器D硬盤(pán)存儲(chǔ)器6、常用的虛擬存儲(chǔ)器由（ A ）兩級(jí)存儲(chǔ)器組成，其中輔存是大容量的磁表面存儲(chǔ)器。A主存-輔存 B快存-主存 C快存-輔存 D通用寄存器-主存7、存儲(chǔ)周

18、期是指（ C ）。A存儲(chǔ)器的讀出時(shí)間 B存儲(chǔ)器的寫(xiě)入時(shí)間C存儲(chǔ)器進(jìn)行連續(xù)讀和寫(xiě)操作所允許的最短時(shí)間間隔 D存儲(chǔ)器進(jìn)行連續(xù)寫(xiě)操作所允許的的最短時(shí)間間隔8、和外存儲(chǔ)器相比，內(nèi)存儲(chǔ)器的特點(diǎn)是（ C ）。A容量大、速度快、成本低 B容量大、速度慢、成本高C容量小、速度快、成本高 D容量小、速度快、成本低9、某微型計(jì)算機(jī)系統(tǒng)，其操作系統(tǒng)保存在軟盤(pán)上，其內(nèi)存儲(chǔ)器應(yīng)采用（ C ）。難度:中ARAM BROM CRAM和ROM DCCD10、交叉存儲(chǔ)器實(shí)質(zhì)上是一個(gè)多模塊存儲(chǔ)器，它用（ A ）方式執(zhí)行多個(gè)獨(dú)立的讀寫(xiě)操作。難度:中A流水 B資源重復(fù) C順序 D資源共享11、雙端口存儲(chǔ)器所以能進(jìn)行高速讀/寫(xiě)操作，是

19、因?yàn)椴捎茫?D ）。難度:中A高速芯片 B新型器件 C流水技術(shù) D兩套相互獨(dú)立的讀寫(xiě)電路12、存儲(chǔ)單元是指（ B ）。A存放1個(gè)二進(jìn)制信息位的存儲(chǔ)元 B存放1個(gè)機(jī)器字的所有存儲(chǔ)元集合C存放1字節(jié)的所有存儲(chǔ)元集合 D存放1字節(jié)的所有存儲(chǔ)元集合二、單項(xiàng)選擇題 （知識(shí)點(diǎn):半導(dǎo)體只讀存儲(chǔ)器）1、EPROM是指（ D ）。難度:難 A讀寫(xiě)存儲(chǔ)器 B只讀存儲(chǔ)器 C閃存存儲(chǔ)器 D光擦除可編程只讀存儲(chǔ)器2、PROM是指（ D ）。難度:難 A讀寫(xiě)存儲(chǔ)器B只讀存儲(chǔ)器C閃存存儲(chǔ)器D一次性可編程只讀存儲(chǔ)器3、EEPROM是指（ D ）。難度:難 A讀寫(xiě)存儲(chǔ)器B只讀存儲(chǔ)器C閃存存儲(chǔ)器D電可擦寫(xiě)可編程只讀存儲(chǔ)器三、單項(xiàng)

20、選擇題（知識(shí)點(diǎn):存儲(chǔ)器與CPU連接）1、某一SRAM芯片，容量為16K1位，則其地址線有（ A ）。A14根 B16K根 C16根 D32根2、某SRAM芯片，其容量為1K8位，加上電源端和接地端后，該芯片的引出線的最少數(shù)目應(yīng)為（ D ）。A23 B25 C50 D20 難度:中 3、某RAM芯片，其容量為2K16位，加上電源端、讀寫(xiě)端和接地端后，該芯片的引出線的最少數(shù)目應(yīng)為（ D ）。A23 B25 C50 D31 難度:中 4、某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為4MB，若按半字編址，它的尋址空間為（ C ）。A0-4MB B. 0-2MB C. 0-2M D. 0-4M四、單項(xiàng)選擇題 （知識(shí)

21、點(diǎn):高速緩沖存儲(chǔ)器）1、在主存和CPU之間增加Cache的目的（ C ）。A擴(kuò)大主存的容量 B增加CPU中通用寄存器的數(shù)量C解決CPU和主存之間的速度匹配 D代替CPU中的寄存器工作2、在Cache的地址映射中，若主存中的任意一塊均可映射到Cache內(nèi)的任意一快的位置上，則這種方法稱為（ A ）。A全相聯(lián)映射 B直接映射 C組相聯(lián)映射 D混合映射3、下列因素下，與Cache的命中率無(wú)關(guān)的是（ A ）。A主存的存取時(shí)間 B塊的大小 CCache的組織形式 DCache的容量4、下列說(shuō)法不正確的是（ B ）。A. 每個(gè)程序的虛地址空間可以遠(yuǎn)大于實(shí)地址空間，也可以遠(yuǎn)小于實(shí)地址空間B多級(jí)存儲(chǔ)體系由Ca

22、che、主存和虛擬存儲(chǔ)器構(gòu)成CCache和虛擬存儲(chǔ)器這兩種存儲(chǔ)器管理策略都利用了程序的局部性原理D當(dāng)Cache沒(méi)命中時(shí)，CPU可以直接訪問(wèn)內(nèi)存，而外存與CPU之間則沒(méi)有直接通道5、下列說(shuō)法正確的是（ C ）。難度:中 A. 虛擬存儲(chǔ)器技術(shù)提高了計(jì)算機(jī)的速度B若主存由兩部分組成，容量分別為2m和2n，則主存地址共需要（n+m）位C閃存存儲(chǔ)器是一種高密度、非易失性的讀/寫(xiě)半導(dǎo)體存儲(chǔ)器D閃存時(shí)間是指連續(xù)兩次讀操作所需間隔的最小時(shí)間6、下列說(shuō)法正確的是（ D ）。難度:中 A. 多體交叉存儲(chǔ)器主要解決擴(kuò)充容量的問(wèn)題BCache與主存統(tǒng)一編址，Cache的地址空間是主存地址空間的一部分C主存都是由易失性

23、的隨機(jī)讀/寫(xiě)存儲(chǔ)器構(gòu)成的DCache的功能全部由硬件實(shí)現(xiàn)五、簡(jiǎn)答題（高速緩沖存儲(chǔ)器 ）1、假設(shè)Cache 的工作速度是主存的5 倍，且Cache 被訪問(wèn)命中的概率為95%，則采用Cache 后，存儲(chǔ)器性能提高了多少？答：設(shè)Cache 的存取周期為t，主存的存取周期為5t，則系統(tǒng)的平均訪問(wèn)時(shí)間為： ta = 0.95t+0.055t=1.2t，性能為原來(lái)的5t /1.2t = 4.17 倍，即提高了3.17 倍。2、假設(shè)Cache 的工作速度是主存的10 倍，且Cache 被訪問(wèn)命中的概率為90%，則采用Cache 后，存儲(chǔ)器性能提高了多少？答：設(shè)Cache 的存取周期為t，主存的存取周期為10

24、t，則系統(tǒng)的平均訪問(wèn)時(shí)間為： ta = 0.90t+0.1010t=1.9t，性能為原來(lái)的10t /1.9t = 5.26 倍，即提高了4.26 倍。3、假設(shè)Cache 的工作速度是主存的5 倍，且Cache 被訪問(wèn)命中的概率為90%，則采用Cache 后，存儲(chǔ)器性能是原來(lái)的多少倍？答：設(shè)Cache 的存取周期為t，主存的存取周期為5t，則系統(tǒng)的平均訪問(wèn)時(shí)間為：ta = 0.90t+0.105t=1.4t，性能為原來(lái)的5t /1.4t = 3.57 倍。六、簡(jiǎn)答題（知識(shí)點(diǎn):存儲(chǔ)器與CPU連接）1、設(shè)某存儲(chǔ)器容量32字，字長(zhǎng)64位，模塊數(shù)m=4，分別采用順序方式和交叉方式進(jìn)行組織。存儲(chǔ)周期T=2

25、00ns，數(shù)據(jù)總線寬度為64位，總線傳輸周期為T(mén)1=50ns。若連續(xù)讀出4個(gè)字，問(wèn)順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬各是多少（單位：Mb/s）？難度:中答：順序和交叉存儲(chǔ)器連續(xù)讀出4個(gè)字的信息總量是：q=4*64=256b，時(shí)間：t1=4*200=800ns,t2=T+(m-1)T2=200+150=350ns,帶寬分別為：W1=q/t1=256/(800*10-9)=320Mb/s,W2=q/t2=731Mb/s。2、設(shè)某存儲(chǔ)器容量64字，字長(zhǎng)32位，模塊數(shù)m=4，分別采用順序方式和交叉方式進(jìn)行組織。存儲(chǔ)周期T=200ns，數(shù)據(jù)總線寬度為32位，總線傳輸周期為T(mén)1=50ns。若連續(xù)讀出4個(gè)字，問(wèn)順

26、序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬各是多少（單位：MB/s）？難度:中答：順序和交叉存儲(chǔ)器連續(xù)讀出4個(gè)字的信息總量是：q=4*4=16B，時(shí)間：t1=4*200=800ns,t2=T+(m-1)T2=200+150=350ns,帶寬分別為：W1=q/t1=16/(800*10-9)=20MB/s,W2=q/t2=16/(350*10-9)=45.7MB/s。3、設(shè)有8個(gè)模塊組成的八體存儲(chǔ)器結(jié)構(gòu)，每個(gè)模塊的存取周期為400ns，存儲(chǔ)字長(zhǎng)為32位，數(shù)據(jù)總線寬度為32位，總線傳輸周期為50ns。若連續(xù)讀出8個(gè)字，問(wèn)順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬各是多少（單位：Mb/s）？答：八體存儲(chǔ)器總的信息量為：32b*8

27、=256b，順序和交叉存儲(chǔ)器連續(xù)讀出8個(gè)字的時(shí)間為：400ns*8=3200ns，400ns+（8-1）*50=750ns,故帶寬分別為：256/3200ns=80Mb/s,256/750ns=341Mb/s。 難度:中七、綜合題 （知識(shí)點(diǎn):存儲(chǔ)器與CPU連接） 難度:難 1、設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用作訪存控制信號(hào)（低電平有效），用作讀寫(xiě)控制信號(hào)（高電平為讀，低電平為寫(xiě)）?，F(xiàn)有下列存儲(chǔ)芯片：1K4位RAM，4K8位RAM，8K8位RAM，2K8位ROM，4K8位ROM，8K8位ROM，以及74LS138譯碼器和各種門(mén)電路。畫(huà)出CPU與存儲(chǔ)器連接圖，要求：（1）主存地址空間分配

28、：8000H87FFH為系統(tǒng)程序區(qū)；8800H8BFFH為用戶程序區(qū)。（2）合理選用上述存儲(chǔ)芯片，說(shuō)明各選幾片？（3）詳細(xì)畫(huà)出存儲(chǔ)芯片的片選邏輯。答：（1）根據(jù)題目的地址范圍寫(xiě)出相應(yīng)的二進(jìn)制地址碼。A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0所選芯片10000000000000002K*8 ROM100001111111111110001000000000002片1K*4 RAM1000101111111111CBA（2）根據(jù)地址范圍的容量以及該范圍在計(jì)算機(jī)系統(tǒng)中的作用，選擇存儲(chǔ)芯片。所選芯片情況在表中。（3）分配CPU的地址線。分配具體情況見(jiàn)圖。（4）片選信號(hào)

29、的形成。片選信號(hào)的連接見(jiàn)圖。 2、設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用作訪存控制信號(hào)（低電平有效），用作讀寫(xiě)控制信號(hào)（高電平為讀，低電平為寫(xiě)）?，F(xiàn)有74LS1138譯碼器和各種門(mén)電路，畫(huà)出CPU與存儲(chǔ)器連接圖，要求：（1）主存地址空間分配：系統(tǒng)程序區(qū)的起始地址為8000H，存儲(chǔ)芯片采用1片2K8位ROM；用戶程序區(qū)的起始地址為8800H，存儲(chǔ)芯片采用2片1K4位RAM。（2）詳細(xì)畫(huà)出存儲(chǔ)芯片的片選邏輯。 難度:難答：（1）根據(jù)題目的地址范圍寫(xiě)出相應(yīng)的二進(jìn)制地址碼。A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0所選芯片10000000000000002K*8

30、ROM100001111111111110001000000000002片1K*4 RAM1000101111111111CBA（2）分配CPU的地址線。分配具體情況見(jiàn)圖。（3）片選信號(hào)的形成。片選信號(hào)的連接見(jiàn)圖。3、設(shè)CPU有16根地址線，8根數(shù)據(jù)線，并用作訪存控制信號(hào)（低電平有效），用作讀/寫(xiě)控制信號(hào)（高電平為讀，低電平為寫(xiě)）?，F(xiàn)有下列存儲(chǔ)芯片：1K4位RAM；4K8位RAM；8K8位RAM；2K8位ROM；4K8位ROM；8K8位ROM及74LS138譯碼器和各種門(mén)電路。畫(huà)出CPU與存儲(chǔ)器的連接圖，要求：（1）主存地址空間分配：6000H67FFH為系統(tǒng)程序區(qū)；6800H6BFFH為用戶

31、程序區(qū)。（2）合理選用上述存儲(chǔ)芯片，說(shuō)明各選幾片？（3）詳細(xì)畫(huà)出存儲(chǔ)芯片的片選邏輯圖。 難度:中答：（1） 根據(jù)題目的地址范圍寫(xiě)出相應(yīng)的二進(jìn)制地址碼。A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0所選芯片01100000000000002K*8 ROM011001111111111101101000000000002片1K*4 RAM0110101111111111CBA（2）根據(jù)地址范圍的容量以及該范圍在計(jì)算機(jī)系統(tǒng)中的作用，選擇存儲(chǔ)芯片。所選芯片情況在表中。（3）分配CPU的地址線。分配具體情況見(jiàn)圖。（4）片選信號(hào)的形成。片選信號(hào)的連接見(jiàn)圖。4、設(shè)CPU有16根

32、地址線，8根數(shù)據(jù)線，并用作訪存控制信號(hào)（低電平有效），用作讀/寫(xiě)控制信號(hào)（高電平為讀，低電平為寫(xiě)）?，F(xiàn)有74LS138譯碼器和各種門(mén)電路。畫(huà)出CPU與存儲(chǔ)器的連接圖，要求：（1）主存地址空間分配：系統(tǒng)程序區(qū)的起始地址為6000H，存儲(chǔ)芯片采用1片2K8位ROM；用戶程序區(qū)的起始地址為6800H，存儲(chǔ)芯片采用2片1K4位RAM。（2）詳細(xì)畫(huà)出存儲(chǔ)芯片的片選邏輯圖。難度:中答：（1）根據(jù)題目的地址范圍寫(xiě)出相應(yīng)的二進(jìn)制地址碼。A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0所選芯片01100000000000002K*8 ROM0110011111111111011010

33、00000000002片1K*4 RAM0110101111111111CBA（2）分配CPU的地址線。分配具體情況見(jiàn)圖。（3）片選信號(hào)的形成。片選信號(hào)的連接見(jiàn)圖。 5、設(shè)CPU有16根地址線，8根數(shù)據(jù)線，并用作訪存控制信號(hào)（低電平有效），用作讀/寫(xiě)控制信號(hào)（高電平為讀，低電平為寫(xiě)）?，F(xiàn)有下列存儲(chǔ)芯片：1K4位RAM；4K8位RAM；8K8位RAM；2K8位ROM；4K8位ROM；8K8位ROM及74LS138譯碼器和各種門(mén)電路。畫(huà)出CPU與存儲(chǔ)器的連接圖，要求：（1）主存地址空間分配：最小8K地址為系統(tǒng)程序區(qū)，與其相鄰的16K地址為用戶程序區(qū)，最大4K地址空間為系統(tǒng)程序工作區(qū)。（2）合理選用

34、上述存儲(chǔ)芯片，說(shuō)明各選幾片？（3）詳細(xì)畫(huà)出存儲(chǔ)芯片的片選邏輯圖。答：（1）根據(jù)題目的地址范圍寫(xiě)出相應(yīng)的二進(jìn)制地址碼。A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0所選芯片00000000000000008K*8 ROM000111111111111100100000000000002片8K*8 RAM010111111111111111100000000000004K*8 ROM1111111111111111CBA（2）根據(jù)地址范圍的容量以及該范圍在計(jì)算機(jī)系統(tǒng)中的作用，選擇存儲(chǔ)芯片。所選芯片情況在表中。（3）分配CPU的地址線。分配具體情況見(jiàn)圖。（4）片選信號(hào)的

35、形成。片選信號(hào)的連接見(jiàn)圖。6、設(shè)CPU有16根地址線，8根數(shù)據(jù)線，并用作訪存控制信號(hào)（低電平有效），用作讀/寫(xiě)控制信號(hào)（高電平為讀，低電平為寫(xiě)）。現(xiàn)有74LS138譯碼器和各種門(mén)電路。畫(huà)出CPU與存儲(chǔ)器的連接圖，要求（1）主存地址空間分配：最小8K地址為系統(tǒng)程序區(qū)，所選芯片為8K8位ROM，與其相鄰的16K地址為用戶程序區(qū)，所選芯片為2片8K8位RAM，最大4K地址空間為系統(tǒng)程序工作區(qū)，所選芯片為4K8位ROM。（2）詳細(xì)畫(huà)出存儲(chǔ)芯片的片選邏輯圖。答：（1）根據(jù)題目的地址范圍寫(xiě)出相應(yīng)的二進(jìn)制地址碼。A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0所選芯片000000

36、00000000008K*8 ROM000111111111111100100000000000002片8K*8 RAM010111111111111111100000000000004K*8 ROM1111111111111111CBA（2）分配CPU的地址線。分配具體情況見(jiàn)圖。（3）片選信號(hào)的形成。片選信號(hào)的連接見(jiàn)圖。7、假設(shè)主存容量為512K16位，Cache容量為409616位，塊長(zhǎng)為4個(gè)16位的字，訪存地址為字地址。（1）在直接映射方式下，設(shè)計(jì)主存的地址格式？（2）在全相聯(lián)映射方式下，設(shè)計(jì)主存的地址格式？（3）在兩路組相聯(lián)映射方式下，設(shè)計(jì)主存的地址格式？（4）若主存容量為512K32

37、位，塊長(zhǎng)不變，在四路組相聯(lián)映射方式下，設(shè)計(jì)主存的地址格式？難度:難（知識(shí)點(diǎn):高速緩沖存儲(chǔ)器）#答：（1）根據(jù)Cache的容量為4096，得Cache的地址為12位。根據(jù)塊長(zhǎng)為4，且訪存地址為字地址，得塊內(nèi)地址為2位，即w=2，且Cache共有4096/4=1024=210塊，即r=10。根據(jù)主存地址為512K=219字，得主存地址為19位。在直接映射方式下，主存塊標(biāo)記為19-12=7。主存字塊標(biāo)記（7位）Cache塊地址（10位）字塊內(nèi)地址（2位）（2）在全相聯(lián)映射方式下，主存字塊標(biāo)記為19-w=17位。主存字塊標(biāo)記（17位）字塊內(nèi)地址（2位）（3）在兩路組相聯(lián)映射方式下，一組內(nèi)有2塊，得Ca

38、che共有1024/2=512=2d組，即d=9，主存字塊標(biāo)記為19-9-2=8位。主存字塊標(biāo)記（8位）組地址（9位）字塊內(nèi)地址（2位）（4）若主存容量為512K32位，塊長(zhǎng)不變，訪存地址仍為字地址，則主存容量可寫(xiě)為1024K16位，得主存地址為20位。由四路組相聯(lián)映射，得Cache共有1024/4=256組，即d=8。主存字塊標(biāo)記（10位）組地址（8位）字塊內(nèi)地址（2位）8、假設(shè)主存容量為1MB，Cache容量為8KB，每個(gè)字塊4個(gè)字，每個(gè)字為16位，訪存地址為字地址。難度:難（1）在直接映射方式下，設(shè)計(jì)主存的地址格式？（2）在全相聯(lián)映射方式下，設(shè)計(jì)主存的地址格式？（3）在兩路組相聯(lián)映射方式

39、下，設(shè)計(jì)主存的地址格式？（4）若主存容量為512K64位，塊長(zhǎng)不變，在四路組相聯(lián)映射方式下，設(shè)計(jì)主存的地址格式？（知識(shí)點(diǎn):高速緩沖存儲(chǔ)器） #答：（1）得Cache的容量為4096字，得Cache的地址為12位。根據(jù)塊長(zhǎng)為4，且訪存地址為字地址，得塊內(nèi)地址為2位，即w=2，且Cache共有4096/4=1024=210塊，即r=10。根據(jù)主存地址為219字，得主存地址為19位。在直接映射方式下，主存塊標(biāo)記為19-12=7。主存字塊標(biāo)記（7位）Cache塊地址（10位）字塊內(nèi)地址（2位）（2）在全相聯(lián)映射方式下，主存字塊標(biāo)記為19-w=17位。主存字塊標(biāo)記（17位）字塊內(nèi)地址（2位）（3）在兩路

40、組相聯(lián)映射方式下，一組內(nèi)有2塊，得Cache共有1024/2=512=2d組，即d=9，主存字塊標(biāo)記為19-9-2=8位。主存字塊標(biāo)記（8位）組地址（9位）字塊內(nèi)地址（2位）（4）若主存容量為512K64位，塊長(zhǎng)不變，訪存地址仍為字地址，則主存容量可寫(xiě)為2048K16位，得主存地址為21位。由四路組相聯(lián)映射，得Cache共有1024/4=256組，即d=8。主存字塊標(biāo)記（11位）組地址（8位）字塊內(nèi)地址（2位）9、假設(shè)主存容量為512KB，Cache容量為4KB，每個(gè)字塊為16字，每個(gè)字32位，則：（1）Cache地址有多少位？可容納多少塊？（2）主存地址有多少位？可容納多少塊？（3）在直接映

41、射方式下，主存的第幾塊映射到Cache中第5塊（設(shè)起始字塊為第一塊）?（4）畫(huà)出直接映射方式下主存地址字段中各段的位數(shù)？難度:中（知識(shí)點(diǎn):高速緩沖存儲(chǔ)器）#答：（1）4KB=212，故Cache地址為12位，可容納4KB/16/4=64塊（2）512KB=219,故主存地址為19位，可容納512KB/16/4=8192塊（3）5,64+5,2*64+5，.，213-64+5（4）Cache容量4KB=64塊*16字/塊*4B/字，塊內(nèi)地址為6位，字塊地址為6位，主存地址為19位。主存字塊標(biāo)記（7位）Cache塊地址（6位）字塊內(nèi)地址（6位） 三、綜合題 （知識(shí)點(diǎn):高速緩沖存儲(chǔ)器）難度:中 1、

42、假設(shè)主存容量為128K32位，Cache容量為1K32位，塊長(zhǎng)為16個(gè)32位字，則：（1）Cache地址有多少位？可容納多少塊？（2）主存地址有多少位？可容納多少塊？（3）在直接映射方式下，主存的第幾塊映射到Cache中第5塊（設(shè)起始字塊為第一塊）?（4）畫(huà)出直接映射方式下主存地址字段中各段的位數(shù)？#答：（1）4KB=212，故Cache地址為12位，可容納4KB/16/4=64塊（2）512KB=219,故主存地址為19位，可容納512KB/16/4=8192塊（3）5,64+5,2*64+5，.，213-64+5（4）Cache容量4KB=64塊*16字/塊*4B/字，塊內(nèi)地址為6位，字塊

43、地址為6位，主存地址為19位。主存字塊標(biāo)記（7位）Cache塊地址（6位）字塊內(nèi)地址（6位）2、難度:易 一個(gè)組相連映射的Cache由64塊組成，每組內(nèi)包含4塊。主存包含4096塊，每塊由128字組成，訪存地址為字地址。試問(wèn)主存和高速存儲(chǔ)器的地址各為幾位？畫(huà)出主存地址格式。#答：Cache組數(shù)：64/4=16 ，Cache容量為：64*128=213字，Cache地址13位Cache容量為16組*4塊/每組*128字/塊主存容量為：4096*128=219字，主存地址19位，地址格式如下：主存字塊標(biāo)記（8位）組地址（4位）字塊內(nèi)地址（7位）3、難度:易一個(gè)組相連映射的Cache由64塊組成，每

44、組內(nèi)包含4塊，每塊由128字組成，每字為8位。主存容量為512KB，訪存地址為字地址。試問(wèn)主存和高速存儲(chǔ)器的地址各為幾位？畫(huà)出主存地址格式。答：Cache組數(shù)：64/4=16 ，Cache容量為：64*128=213字，Cache地址13位Cache容量為16組*4塊/每組*128字/塊主存容量為：512KB=219字，主存地址19位，地址格式如下：主存字塊標(biāo)記（8位）組地址（4位）字塊內(nèi)地址（7位）Chapter 5 輸入輸出系統(tǒng)（知識(shí)點(diǎn):輸入/輸出系統(tǒng)概述 ）一、單項(xiàng)選擇題 1、主機(jī)、外設(shè)不能并行工作的方式是（ A ）。A程序查詢方式 B中斷方式 C通道方式 D直接存儲(chǔ)器存取方式2、下列不

45、屬于I/O接口的主要功能的是（ B ）。A控制和定時(shí) B信息處理 C數(shù)據(jù)緩沖 D檢錯(cuò)3、I/O接口進(jìn)行通信時(shí)需要傳輸多種信息，下列不屬于I/O接口傳輸?shù)男畔⑹牵?D ）。A數(shù)據(jù)信息 B控制信息 C狀態(tài)信息 D地址信息4、在單獨(dú)（獨(dú)立）編址下，下面的說(shuō)法（ C ）是對(duì)的。難度:中 A一個(gè)具體地址只能對(duì)應(yīng)輸入輸出設(shè)備B一個(gè)具體地址只能對(duì)應(yīng)內(nèi)存單元C一個(gè)具體地址既可對(duì)應(yīng)輸入輸出設(shè)備，也可對(duì)應(yīng)內(nèi)存單元D只對(duì)應(yīng)內(nèi)存單元或只對(duì)應(yīng)I/O設(shè)備5、下列對(duì)程序查詢方式的工作過(guò)程描述不正確的是（ D ）。A預(yù)置傳輸參數(shù) B向外設(shè)I/O接口發(fā)送命令字 C查詢外設(shè)標(biāo)志 D傳輸全部數(shù)據(jù)6、采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要占用一個(gè)（ C ）的時(shí)間。難度:中A指令周期 B機(jī)器周期 C存儲(chǔ)周期 D總線周期7、DMA方式是在（ B ）之間建立直接的數(shù)據(jù)通路。ACPU與外