印制電路板設(shè)計(jì)原則和抗干擾措施

1、印制電路板設(shè)計(jì)原則和抗干擾措施作者:未知 來自:未知 點(diǎn)擊:417 時(shí)間:2003-10-15印制電路板設(shè)計(jì)原則和抗干擾措施 內(nèi)容:印制電路板(PCB)是電子產(chǎn)品中電路元件和器件的支撐件它提供電路元件和器件之間的電氣連接。隨著電于技術(shù)的飛速發(fā)展，PGB的密度越來越高。PCB設(shè)計(jì)的好壞對抗干擾能力影響很大因此，在進(jìn)行PCB設(shè)計(jì)時(shí)必須遵守PCB設(shè)計(jì)的一般原則，并應(yīng)符合抗干擾設(shè)計(jì)的要求。 PCB設(shè)計(jì)的一般原則要使電子電路獲得最佳性能，元器件的布且及導(dǎo)線的布設(shè)是很重要的。為了設(shè)計(jì)質(zhì)量好、造價(jià)低的PCB應(yīng)遵循以下一般原則：1.布局首先，要考慮PCB尺寸大小。PCB尺寸過大時(shí)，印制線條長，阻抗增加，抗噪聲

2、能力下降，成本也增加；過小，則散熱不好，且鄰近線條易受干擾。在確定PCB尺寸后再確定特殊元件的位置。最后，根據(jù)電路的功能單元，對電路的全部元器件進(jìn)行布局。在確定特殊元件的位置時(shí)要遵守以下原則：(1)盡可能縮短高頻元器件之間的連線，設(shè)法減少它們的分布參數(shù)和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近，輸入和輸出元件應(yīng)盡量遠(yuǎn)離。(2)某些元器件或?qū)Ь€之間可能有較高的電位差，應(yīng)加大它們之間的距離，以免放電引出意外短路。帶高電壓的元器件應(yīng)盡量布置在調(diào)試時(shí)手不易觸及的地方。(3)重量超過15g的元器件、應(yīng)當(dāng)用支架加以固定，然后焊接。那些又大又重、發(fā)熱量多的元器件，不宜裝在印制板上，而應(yīng)裝在整機(jī)的機(jī)

3、箱底板上，且應(yīng)考慮散熱問題。熱敏元件應(yīng)遠(yuǎn)離發(fā)熱元件。 (4)對于電位器、可調(diào)電感線圈、可變電容器、微動開關(guān)等可調(diào)元件的布局應(yīng)考慮整機(jī)的結(jié)構(gòu)要求。若是機(jī)內(nèi)調(diào)節(jié)，應(yīng)放在印制板上方便于調(diào)節(jié)的地方；若是機(jī)外調(diào)節(jié)，其位置要與調(diào)節(jié)旋鈕在機(jī)箱面板上的位置相適應(yīng)。(5)應(yīng)留出印制扳定位孔及固定支架所占用的位置。根據(jù)電路的功能單元對電路的全部元器件進(jìn)行布局時(shí)，要符合以下原則：(1)按照電路的流程安排各個(gè)功能電路單元的位置，使布局便于信號流通，并使信號盡可能保持一致的方向。(2)以每個(gè)功能電路的核心元件為中心，圍繞它來進(jìn)行布局。元器件應(yīng)均勻、整齊、緊湊地排列在PCB上盡量減少和縮短各元器件之間的引線和連接。(3)

4、在高頻下工作的電路，要考慮元器件之間的分布參數(shù)。一般電路應(yīng)盡可能使元器件平行排列。這樣，不但美觀而且裝焊容易易于批量生產(chǎn)。(4)位于電路板邊緣的元器件，離電路板邊緣一般不小于2mm。電路板的最佳形狀為矩形。長寬比為3：2成4：3。電路板面尺寸大于200x150mm時(shí)應(yīng)考慮電路板所受的機(jī)械強(qiáng)度。 2布線布線的原則如下；(1)輸入輸出端用的導(dǎo)線應(yīng)盡量避免相鄰平行。最好加線間地線，以免發(fā)生反饋藕合。(2)印制攝導(dǎo)線的最小寬度主要由導(dǎo)線與絕緣基扳間的粘附強(qiáng)度和流過它們的電流值決定。當(dāng)銅箔厚度為0.05mm、寬度為115mm時(shí)通過2A的電流，溫度不會高于3，因此導(dǎo)線寬度為1.5mm可滿足要求。對于集成電

5、路，尤其是數(shù)字電路，通常選0.020.3mm導(dǎo)線寬度。當(dāng)然，只要允許，還是盡可能用寬線尤其是電源線和地線。導(dǎo)線的最小間距主要由最壞情況下的線間絕緣電阻和擊穿電壓決定。對于集成電路，尤其是數(shù)字電路，只要工藝允許，可使間距小至58mm。(3)印制導(dǎo)線拐彎處一般取圓弧形，而直角或夾角在高頻電路中會影響電氣性能。此外，盡量避免使用大面積銅箔，否則長時(shí)間受熱時(shí)，易發(fā)生銅箔膨脹和脫落現(xiàn)象。必須用大面積銅箔時(shí)，最好用柵格狀.這樣有利于排除銅箔與基板間粘合劑受熱產(chǎn)生的揮發(fā)性氣體。 3.焊盤焊盤中心孔要比器件引線直徑稍大一些。焊盤太大易形成虛焊。焊盤外徑D一般不小于(d+1.2)mm，其中d為引線孔徑。對高密度

6、的數(shù)字電路，焊盤最小直徑可取(d+1.0)mm。 PCB及電路抗干擾措施印制電路板的抗干擾設(shè)計(jì)與具體電路有著密切的關(guān)系，這里僅就PCB抗干擾設(shè)計(jì)的幾項(xiàng)常用措施做一些說明。1.電源線設(shè)計(jì)根據(jù)印制線路板電流的大小，盡量加租電源線寬度，減少環(huán)路電阻。同時(shí)、使電源線、地線的走向和數(shù)據(jù)傳遞的方向一致，這樣有助于增強(qiáng)抗噪聲能力。2.地段設(shè)計(jì)地線設(shè)計(jì)的原則是；(1)數(shù)字地與模擬地分開。若線路板上既有邏輯電路又有線性電路，應(yīng)使它們盡量分開。低頻電路的地應(yīng)盡量采用單點(diǎn)并聯(lián)接地，實(shí)際布線有困難時(shí)可部分串聯(lián)后再并聯(lián)接地。高頻電路宜采用多點(diǎn)串聯(lián)接地，地線應(yīng)短而租，高頻元件周圍盡量用柵格狀大面積地箔。(2)接地線應(yīng)盡量

7、加粗。若接地線用很紉的線條，則接地電位隨電流的變化而變化，使抗噪性能降低。因此應(yīng)將接地線加粗，使它能通過三倍于印制板上的允許電流。如有可能，接地線應(yīng)在23mm以上。(3)接地線構(gòu)成閉環(huán)路。只由數(shù)字電路組成的印制板，其接地電路布成團(tuán)環(huán)路大多能提高抗噪聲能力。3.退藕電容配置PCB設(shè)計(jì)的常規(guī)做法之一是在印制板的各個(gè)關(guān)鍵部位配置適當(dāng)?shù)耐伺弘娙荨Ｍ伺弘娙莸囊话闩渲迷瓌t是：(1)電源輸入端跨接10100uf的電解電容器。如有可能，接100uF以上的更好。(2)原則上每個(gè)集成電路芯片都應(yīng)布置一個(gè)0.01pF的瓷片電容，如遇印制板空隙不夠，可每48個(gè)芯片布置一個(gè)110pF的但電容。(3)對于抗噪能力弱、關(guān)斷

8、時(shí)電源變化大的器件，如RAM、ROM存儲器件，應(yīng)在芯片的電源線和地線之間直接接入退藕電容。(4)電容引線不能太長，尤其是高頻旁路電容不能有引線。此外，還應(yīng)注意以下兩點(diǎn)：(1在印制板中有接觸器、繼電器、按鈕等元件時(shí)操作它們時(shí)均會產(chǎn)生較大火花放電，必須采用附圖所示的RC電路來吸收放電電流。一般R取12K，C取2.247UF。(2CMOS的輸入阻抗很高，且易受感應(yīng)，因此在使用時(shí)對不用端要接地或接正電源。 tangqin 發(fā)表于 2003-3-11 09:42 PCB 技術(shù) 返回版面 補(bǔ)充排阻使用 經(jīng)常使用排阻做為上拉或下拉。排阻的公共端接電源或地線，在實(shí)際使用過程中發(fā)現(xiàn)，如果排阻值較大則通過公共端耦

9、合引起誤動作。排阻值較小則增加系統(tǒng)功耗。結(jié)論：排阻阻值要慎選，公共端接線或電源線要粗，最好有退耦電容。 簽名： Protel軟件在高頻電路布線中的技巧 Protel軟件在高頻電路布線中的技巧 - 數(shù)字器件正朝著高速、低耗、小體積、高抗干擾性的方向發(fā)展，這一發(fā)展趨勢對印刷電路板的設(shè)計(jì)提出了很多新要求。Protel軟件在國內(nèi)的應(yīng)用已相當(dāng)普遍，然而，不少設(shè)計(jì)者僅僅關(guān)注于Protel軟件的“布通率”，對Protel軟件為適應(yīng)器件特性的變化所做的改進(jìn)并未用于設(shè)計(jì)中，這不僅使得軟件資源浪費(fèi)較嚴(yán)重，更使得很多新器件的優(yōu)異性能難以發(fā)揮。本文擬在簡介高頻電路布線一般要求的同時(shí)，以Protel for Windo

10、ws V1.5軟件為例來介紹一下高頻電路布線時(shí)Protel軟件能提供的一些特殊對策。 (1)高頻電路往往集成度較高，布線密度大，采用多層板既是布線所必須的，也是降低干擾的有效手段。 Protel for Windows V1.5能提供 16個(gè)銅線層和4個(gè)電源層，合理選擇層數(shù)能大幅度降低印板尺寸，能充分利用中間層來設(shè)置屏蔽，能更好地實(shí)現(xiàn)就近接地，能有效地降低寄生電感，能有效縮短信號的傳輸長度，能大幅度地降低信號間的交叉干擾等等，所有這些都對高頻電路的可靠工作有利。有資料顯示，同種材料時(shí)，四層板要比雙面板的噪聲低20dB。但是，板層數(shù)越高，制造工藝越復(fù)雜，成本越高。 (2)高速電路器件管腳間的引線

11、彎折越少越好。高頻電路布線的引線最好采用全直線，需要轉(zhuǎn)折，可用45度折線或圓弧轉(zhuǎn)折，這種要求在低頻電路中僅僅用于提高鋼箔的固著強(qiáng)度，而在高頻電路中，滿足這一要求卻可以減少高頻信號對外的發(fā)射和相互間的耦合。用Protel布線時(shí)可在以下兩處預(yù)先設(shè)置，一是在“Options”菜單的“Track Mode”子菜單中預(yù)約以 4590 Line或 90 ArcLine方式布線，二是在“Auto”菜單的“Setup Autorouter”項(xiàng)所打開的Routing Passes”對話框中選定“Add Arcs”，以便自動布線結(jié)束時(shí)使轉(zhuǎn)角圓弧化。 (3)高頻電路器件管腳間的引線越短越好。Protel滿足布線最短

12、化的最有效手段是在自動市線前對個(gè)別重點(diǎn)的高速網(wǎng)絡(luò)進(jìn)行“布線”預(yù)約。首先，打開“Netlst”菜單的“Edit Net”子菜單，會出現(xiàn)一個(gè)“Change Net”對話框，把此對話框中的“Op入庫時(shí)間izeMethod（布線優(yōu)化模式）”選為“Shortest（最短化）”Rp可。其次，從整體考慮，元件布局時(shí)用“Auto”中Placement ToolsShove和“Auto”中的“Density(密度檢查)”來對比調(diào)整，使元件排列緊湊，并配合“Netlist”菜單中的“Length”功能和“Info”菜單中的Lengthof selection”功能，對所選定的需最短化的重點(diǎn)網(wǎng)絡(luò)進(jìn)行布線長度測量。

13、（4）高頻電路器件管腳間的引線層間交替越少越好。所謂“引線的層間交替越少越好”是指元件連接過程中所用的過孔（Via）越少越好，據(jù)測，一個(gè)過孔可帶來約0.5 pF的分布電容，減少過孔數(shù)能顯著提高速度。Protel軟件專門提供了這一功能，它在 Auto菜單的Setup Autorouter”項(xiàng)所打開的Routing Passes”對話框中，有一個(gè)“Advanced”欄目，把其中的“Smoothing”設(shè)為接通即可。 （5）高頻電路布線要注意信號線近距離平行走線所引入的“交叉干擾”，若無法避免平行分布，可在平行信號線的反面布置大面積“地”來大幅度減少干擾。同一層內(nèi)的平行走線幾乎無法避免，但是在相鄰的

14、兩個(gè)層，走線的方向務(wù)必取為相互垂直，這在Protel中不難辦到但卻容易忽視。在“Auto”菜單的“Setup Autorouter項(xiàng)所打開的Routing Lagers對話框中允許對每一層的走線方向進(jìn)行預(yù)定，供預(yù)選的方向有三種：“Horizontal、Vertical和 No Preference”，不少用戶習(xí)慣選用“No Preference（無特定取向）”，認(rèn)為這樣布通率高，但是，在高頻電路布線中最好在相鄰層分別取水平和豎直布線交替進(jìn)行。同一層內(nèi)的平行走線無法避免，但可以在印板反面大面積敷設(shè)地線來降低干擾（這是針對常用的雙面板而言，多層板可利用中間的電源層來實(shí)現(xiàn)這一功能），Protel軟件

15、過去只提供了簡單的“Fill”功能來應(yīng)付這種需求，現(xiàn)在Windows下的Protel除此之外還在“Edit”菜單的“Place”選項(xiàng)中提供了更強(qiáng)大的放置“Polygon Plane”的功能，即：多邊形柵格（條）銅箔面，如果在放置它時(shí)就把多邊形取為整個(gè)印板的一個(gè)面，并把此柵格（條）與電路的GND網(wǎng)絡(luò)連通，那么，該功能將能實(shí)現(xiàn)整塊電路板的某一面的“鋪銅”操作，經(jīng)過“鋪銅”的電路板除能提高剛才所講的高頻抗干擾能力外，還對散熱、印板強(qiáng)度等有很大好處，另外，在電路板金屬機(jī)箱上的固定處若加上鍍錫柵條，不僅可以提高固定強(qiáng)度，保障接觸良好，更可利用金屬機(jī)箱構(gòu)成合適的公共線。在軟件菜單中打開此功能后可見到一個(gè)“

16、Place Polygon Plane對話框，它會問你是否要把所放置的多邊形柵格（條）與網(wǎng)絡(luò)接通（connect net），若接通該項(xiàng)，退出對話框時(shí)將提示你給出欲接通的網(wǎng)絡(luò)名，給定接通GND網(wǎng)絡(luò)將能起到屏蔽層的作用。同時(shí)還會問你“鋪銅”的圖案是用水平條（horizonta）、豎直條（vertica）還是柵格（兩者都選即可）。選用柵格將會有較好的屏蔽效果，同時(shí)，柵格網(wǎng)的尺寸（習(xí)慣稱作為“目”）確定依據(jù)所要重點(diǎn)屏蔽的干擾頻率而定。 （6）對特別重要的信號線或局部單元實(shí)施地線包圍的措施。該措施在Protel軟件中也能自動實(shí)現(xiàn)，它就是“Edit”菜單的“Place”下的“Outline Selecte

17、d Items”，即：繪制所選對象的外輪廓線。利用此功能，可以自動地對所選定的重要信號線進(jìn)行所謂的“包地”處理，當(dāng)然，把此功能用于時(shí)鐘等單元局部進(jìn)行包地處理對高速系統(tǒng)也將非常有益。 （7）各類信號走線不能形成環(huán)路，地線也不能形成電流環(huán)路。Protel自動布線的走線原則除了前面所講的最短化原則外，還有基于X方向、基于Y方向和菊花狀（daisy）走線方式，采用菊花狀走線能有效避免布線時(shí)形成環(huán)路。具體可打開Netlist”菜單的“Edit Net”子菜單，出現(xiàn)一個(gè)“Change Net”對話框，把此對話框中的“Op入庫時(shí)間ize Method（布線優(yōu)化模式）”選為“Daisy Chain”即可。 （

18、8）每個(gè)集成電路塊的附近應(yīng)設(shè)置一個(gè)高頻退耦電容。由于Protel軟件在自動放置元件時(shí)并不考慮退耦電容與被退耦的集成電路間的位置關(guān)系，任由軟件放置，使兩者相距太遠(yuǎn)，退耦效果大打折扣，這時(shí)必須用手工移動元件（“ Edit”、“ Move”“component”）的辦法事先干預(yù)兩者位置，使之靠近。 （9）模擬地線、數(shù)字地線等接往公共地線時(shí)要用高頻扼流環(huán)節(jié)。在實(shí)際裝配高頻扼流環(huán)節(jié)時(shí)用的往往是中心孔穿有導(dǎo)線的高頻鐵氧體磁珠，在電路原理圖上對它一般不予表達(dá)，由此形成的網(wǎng)絡(luò)表（netlist）就不包含這類元件，布線時(shí)就會因此而忽略它的存在。針對此現(xiàn)實(shí)，可在原理圖中把它當(dāng)作電感，在PCB元件庫中單獨(dú)為它定義一

19、個(gè)元件封裝，布線前把它手工移動到靠近公共地線匯合點(diǎn)的合適位置上。 印制線路板設(shè)計(jì)經(jīng)驗(yàn)點(diǎn)滴(布線技巧） 在PCB設(shè)計(jì)中，布線是完成產(chǎn)品設(shè)計(jì)的重要步驟，可以說前面的準(zhǔn)備工作都是為它而做的， 在整個(gè)PCB中，以布線的設(shè)計(jì)過程限定最高，技巧最細(xì)、工作量最大。PCB布線有單面布線、 雙面布線及多層布線。布線的方式也有兩種：自動布線及交互式布線，在自動布線之前， 可以用交互式預(yù)先對要求比較嚴(yán)格的線進(jìn)行布線，輸入端與輸出端的邊線應(yīng)避免相鄰平行， 以免產(chǎn)生反射干擾。必要時(shí)應(yīng)加地線隔離，兩相鄰層的布線要互相垂直，平行容易產(chǎn)生寄生耦合。 自動布線的布通率，依賴于良好的布局，布線規(guī)則可以預(yù)先設(shè)定， 包括走線的彎曲次

20、數(shù)、導(dǎo)通孔的數(shù)目、步進(jìn)的數(shù)目等。一般先進(jìn)行探索式布經(jīng)線，快速地把短線連通， 然后進(jìn)行迷宮式布線，先把要布的連線進(jìn)行全局的布線路徑優(yōu)化，它可以根據(jù)需要斷開已布的線。 并試著重新再布線，以改進(jìn)總體效果。 對目前高密度的PCB設(shè)計(jì)已感覺到貫通孔不太適應(yīng)了， 它浪費(fèi)了許多寶貴的布線通道，為解決這一矛盾，出現(xiàn)了盲孔和埋孔技術(shù)，它不僅完成了導(dǎo)通孔的作用， 還省出許多布線通道使布線過程完成得更加方便，更加流暢，更為完善，PCB 板的設(shè)計(jì)過程是一個(gè)復(fù)雜而又簡單的過程，要想很好地掌握它，還需廣大電子工程設(shè)計(jì)人員去自已體會， 才能得到其中的真諦。 1 電源、地線的處理 既使在整個(gè)PCB板中的布線完成得都很好，但由

21、于電源、 地線的考慮不周到而引起的干擾，會使產(chǎn)品的性能下降，有時(shí)甚至影響到產(chǎn)品的成功率。所以對電、 地線的布線要認(rèn)真對待，把電、地線所產(chǎn)生的噪音干擾降到最低限度，以保證產(chǎn)品的質(zhì)量。 對每個(gè)從事電子產(chǎn)品設(shè)計(jì)的工程人員來說都明白地線與電源線之間噪音所產(chǎn)生的原因， 現(xiàn)只對降低式抑制噪音作以表述： 眾所周知的是在電源、地線之間加上去耦電容。盡量加寬電源、地線寬度，最好是地線比電源線寬，它們的關(guān)系是：地線電源線信號線，通常信號線寬為：0.20.3mm,最經(jīng)細(xì)寬度可達(dá)0.050.07mm,電源線為1.22.5 mm 對數(shù)字電路的PCB可用寬的地導(dǎo)線組成一個(gè)回路, 即構(gòu)成一個(gè)地網(wǎng)來使用(模擬電路的地不能這樣

22、使用) 用大面積銅層作地線用,在印制板上把沒被用上的地方都與地相連接作為地線用?；蚴亲龀啥鄬影?，電源，地線各占用一層。 2 數(shù)字電路與模擬電路的共地處理 現(xiàn)在有許多PCB不再是單一功能電路（數(shù)字或模擬電路），而是由數(shù)字電路和模擬電路混合構(gòu)成的。因此在布線時(shí)就需要考慮它們之間互相干擾問題，特別是地線上的噪音干擾。 數(shù)字電路的頻率高，模擬電路的敏感度強(qiáng)，對信號線來說，高頻的信號線盡可能遠(yuǎn)離敏感的模擬電路器件，對地線來說，整人PCB對外界只有一個(gè)結(jié)點(diǎn)，所以必須在PCB內(nèi)部進(jìn)行處理數(shù)、模共地的問題，而在板內(nèi)部數(shù)字地和模擬地實(shí)際上是分開的它們之間互不相連，只是在PCB與外界連接的接口處（如插頭等）。數(shù)字

23、地與模擬地有一點(diǎn)短接，請注意，只有一個(gè)連接點(diǎn)。也有在PCB上不共地的，這由系統(tǒng)設(shè)計(jì)來決定。 3 信號線布在電（地）層上 在多層印制板布線時(shí)，由于在信號線層沒有布完的線剩下已經(jīng)不多，再多加層數(shù)就會造成浪費(fèi)也會給生產(chǎn)增加一定的工作量，成本也相應(yīng)增加了，為解決這個(gè)矛盾，可以考慮在電（地）層上進(jìn)行布線。首先應(yīng)考慮用電源層，其次才是地層。因?yàn)樽詈檬潜Ａ舻貙拥耐暾浴?4 大面積導(dǎo)體中連接腿的處理 在大面積的接地（電）中，常用元器件的腿與其連接，對連接腿的處理需要進(jìn)行綜合的考慮，就電氣性能而言，元件腿的焊盤與銅面滿接為好，但對元件的焊接裝配就存在一些不良隱患如：焊接需要大功率加熱器。容易造成虛焊點(diǎn)。所以兼

24、顧電氣性能與工藝需要，做成十字花焊盤，稱之為熱隔離（heat shield）俗稱熱焊盤（Thermal），這樣，可使在焊接時(shí)因截面過分散熱而產(chǎn)生虛焊點(diǎn)的可能性大大減少。多層板的接電（地）層腿的處理相同。 5 布線中網(wǎng)絡(luò)系統(tǒng)的作用 在許多CAD系統(tǒng)中，布線是依據(jù)網(wǎng)絡(luò)系統(tǒng)決定的。網(wǎng)格過密，通路雖然有所增加，但步進(jìn)太小，圖場的數(shù)據(jù)量過大，這必然對設(shè)備的存貯空間有更高的要求，同時(shí)也對象計(jì)算機(jī)類電子產(chǎn)品的運(yùn)算速度有極大的影響。而有些通路是無效的，如被元件腿的焊盤占用的或被安裝孔、定們孔所占用的等。網(wǎng)格過疏，通路太少對布通率的影響極大。所以要有一個(gè)疏密合理的網(wǎng)格系統(tǒng)來支持布線的進(jìn)行。 標(biāo)準(zhǔn)元器件兩腿之間的

25、距離為0.1英寸(2.54mm),所以網(wǎng)格系統(tǒng)的基礎(chǔ)一般就定為0.1英寸(2.54 mm)或小于0.1英寸的整倍數(shù)，如：0.05英寸、0.025英寸、0.02英寸等。 6 設(shè)計(jì)規(guī)則檢查（DRC） 布線設(shè)計(jì)完成后，需認(rèn)真檢查布線設(shè)計(jì)是否符合設(shè)計(jì)者所制定的規(guī)則，同時(shí)也需確認(rèn)所制定的規(guī)則是否符合印制板生產(chǎn)工藝的需求，一般檢查有如下幾個(gè)方面： 線與線，線與元件焊盤，線與貫通孔，元件焊盤與貫通孔，貫通孔與貫通孔之間的距離是否合理，是否滿足生產(chǎn)要求。電源線和地線的寬度是否合適，電源與地線之間是否緊耦合（低的波阻抗）？在PCB中是否還有能讓地線加寬的地方。對于關(guān)鍵的信號線是否采取了最佳措施，如長度最短，加保

26、護(hù)線，輸入線及輸出線被明顯地分開。模擬電路和數(shù)字電路部分，是否有各自獨(dú)立的地線。后加在PCB中的圖形（如圖標(biāo)、注標(biāo)）是否會造成信號短路。對一些不理想的線形進(jìn)行修改。在PCB上是否加有工藝線？阻焊是否符合生產(chǎn)工藝的要求，阻焊尺寸是否合適，字符標(biāo)志是否壓在器件焊盤上，以免影響電裝質(zhì)量。多層板中的電源地層的外框邊緣是否縮小，如電源地層的銅箔露出板外容易造成短路。 研發(fā)心得，希望對大家有所幫助 出來工作也有兩年多了先后在兩家公司做過研發(fā)工作第一個(gè)是研究所下面的公司相當(dāng)于國企了，第二個(gè)是一個(gè)大的合資公司，現(xiàn)在在一家小公司做技術(shù)支持的工作。在研發(fā)工作中對比在兩家公司的情況，談一下自己的體會。 1，文檔的重

27、要性。文檔對于一個(gè)產(chǎn)品的重要是很多人忽略了的一個(gè)問題，其實(shí)我認(rèn)為對一個(gè)產(chǎn)品（從產(chǎn)品的立項(xiàng)到產(chǎn)品的量產(chǎn)以及售后服務(wù)）的支撐不是研發(fā)人員，也不是研發(fā)人員的經(jīng)驗(yàn)，而是這個(gè)產(chǎn)品從立項(xiàng)>研發(fā)>投產(chǎn)中所有文檔所支撐的。這也許就是很多公司在一個(gè)研發(fā)人員走了的情況下，整個(gè)產(chǎn)品都會面臨危機(jī)的根源所在。不知道兄弟們有沒有作產(chǎn)品的前期設(shè)計(jì)的時(shí)候，突然領(lǐng)導(dǎo)說要加一個(gè)什么功能，然后又加上去，等到剛要做好的時(shí)候突然領(lǐng)導(dǎo)又說要加或者要減去一個(gè)什么功能，讓人無所適從，如此這般往往要瞎忙活幾次一個(gè)產(chǎn)品才基本搞定，最后才來補(bǔ)寫文檔，結(jié)果產(chǎn)品出來還是問題不斷。我在第一個(gè)公司的時(shí)候也有這種經(jīng)歷，當(dāng)時(shí)很郁悶。在第二家公司的

28、時(shí)候這種情況就解決了，所有的研發(fā)工作文檔先行，所有的設(shè)計(jì)文檔在討論評審后就不作大的改動了，這樣不會讓研發(fā)人員失去方向感阿。公司做系統(tǒng)（我只負(fù)責(zé)當(dāng)中的一塊單盤）從系統(tǒng)總體設(shè)計(jì)方案確定以后，各個(gè)單盤的的人員就在總體設(shè)計(jì)方案基礎(chǔ)上負(fù)責(zé)單盤設(shè)計(jì)文檔的編寫，然后討論確定以后，開始原理圖的設(shè)計(jì)，在設(shè)計(jì)原理圖的同時(shí)要進(jìn)行PCB設(shè)計(jì)文檔的工作（這個(gè)可能是兄弟們覺得奇怪的問題）這個(gè)文檔主要是PCB布局和布線時(shí)單盤中特殊芯片和特殊線的處理，比如重要芯片的位置以及外圍器件的擺放，重要線的寬度范圍等一些說明文檔，當(dāng)初我對這個(gè)文檔也覺得奇怪，到后來畫PCB的時(shí)候就發(fā)現(xiàn)了這個(gè)文檔還是有必要的，因?yàn)楫婸CB的時(shí)候人員有所變

29、動我畫的原理圖讓另一個(gè)人去負(fù)責(zé)PCB，而我去畫另一塊單盤的PCB，多虧這個(gè)文檔幫了忙，要不進(jìn)度肯定上不去，這個(gè)可是個(gè)系統(tǒng)，單盤進(jìn)度拖了整個(gè)系統(tǒng)肯定也得拉下。在PCB塊快完成的時(shí)候又開始測試文檔的編寫，這個(gè)文檔的重要性兄弟們都清楚，不管是對自己單盤的調(diào)試還是以后產(chǎn)業(yè)化以后的測試都是很重要的，對這個(gè)文檔我只想提一點(diǎn)的就是測試點(diǎn)的問題。大家一般情況下都會利用過孔或者焊盤來作為測試點(diǎn)，對于一般的測試量我也會這樣做，但是對于特殊的信號最好單獨(dú)加測試點(diǎn)，并在測試文檔中列表對所有單獨(dú)家的測試點(diǎn)的測試項(xiàng)目做一一對應(yīng)的簡單說明。因?yàn)槿绻闶秦?fù)責(zé)這塊單盤的設(shè)計(jì)的話，這些測試點(diǎn)不用標(biāo)你也會找到過孔或者焊盤測出來，但

30、是產(chǎn)業(yè)化的時(shí)候人家工人就不會知道的，所以記住你作的是產(chǎn)品，而不是試驗(yàn)品。PCB畫完了以后就是BOM表和HA文檔了，這個(gè)不用多說。 2，設(shè)計(jì)中的注意問題。在壇子里面也看到一些兄弟在說自己不用原理圖就直接畫PCB的情況，當(dāng)然任何人都可以這樣做，但是我認(rèn)為這是一種不負(fù)責(zé)任的表現(xiàn)（可能有點(diǎn)過分不過不要如扔雞蛋過來）對自己的不負(fù)責(zé)和對公司的不負(fù)責(zé)，對自己，到時(shí)候板子哪里出了問題你都有可能找不到原因，對公司那可是損失了，而且公司對自己產(chǎn)品的原理圖這個(gè)重要文檔都沒有保存，就算是你后來單獨(dú)補(bǔ)上原理圖，你自己都很難保證原理圖是同你的PCB一致的。這就是原理圖必須真實(shí)的反映PCB，用PROTEL對這個(gè)問題理解可能

31、不會很深，但是用veribest等的兄弟應(yīng)該對這個(gè)問題有感覺吧，在沒有原理圖的基礎(chǔ)上你是不可能畫出PCB的。當(dāng)初我也是用PROTEL的，在原理圖中所有的器件包括沒有電氣連接的無源器件都會在原理圖中反映出來。還有就是修改工作一定要規(guī)范，一定是原理圖到PCB的修改，修改了原理圖然后刷新網(wǎng)絡(luò)表最后到PCB中重新載入網(wǎng)絡(luò)表。這樣嚴(yán)格一點(diǎn)有好處，在原理圖正確的情況下PCB出問題的幾率很小，特別是多層板，要不到時(shí)出了問題你苦都沒有哭的地方，單面和雙面板你可以割線和飛線，多層板可就麻煩了。有一個(gè)問題需要特別說一下的就是原理圖中器件隱藏管腳的問題，一定要確認(rèn)其網(wǎng)絡(luò)標(biāo)號是正確的，要不到了PCB中這個(gè)問題都是很難

32、發(fā)現(xiàn)的。測試點(diǎn)一定要做好并標(biāo)明。 PCB布局和走線我只是提醒大家一定要按照自己公司的產(chǎn)業(yè)化要求來布局和走線其他就不多說，需要注意的后期布線的調(diào)整中的幾個(gè)技巧，在前期布完線以后都會進(jìn)行調(diào)整。這個(gè)時(shí)候最好是進(jìn)入單層方式進(jìn)行，這樣少了其他層的干擾即好看又方便修改，然后再利用透明方式查看個(gè)層之間的信號線是否有不符合要求的地方；鋪地（如果有必要地話）的時(shí)候有一個(gè)技巧就是如果你不需要改鋪地地范圍的話，就再其范圍內(nèi)選擇一個(gè)空的地方雙擊左鍵，然后就會問你是否從新鋪地，這個(gè)時(shí)候yes就行了，他自己就會再以前地范圍內(nèi)從新鋪地。如果要從新設(shè)置范圍就只有刪除鋪地了（反正我是E-D就可以直接刪除，不知道為啥有的人刪不掉

33、），在鋪好地以后要進(jìn)行走線的改動的話建議將地先隱藏在改動，然后再顯示出來從新鋪一次地。記住在每次有所改動以后最后要進(jìn)行DRC的檢查，而且每一個(gè)錯誤或者違規(guī)項(xiàng)都要確認(rèn)是否可以忽略（因?yàn)檎f不定你在改動中無意中刪了一條線，后來有沒有補(bǔ)上）。寫的匆忙，有可能有的地方?jīng)]有提到，有的地方也沒有表達(dá)好，希望能對大家有所幫助。 怎樣做一塊好的PCB板 怎樣做一塊好的PCB板 大家都知道理做PCB板就是把設(shè)計(jì)好的原理圖變成一塊實(shí)實(shí)在在的PCB電路板,請別小看這一過程,有很多原理上行得通的東西在工程中卻難以實(shí)現(xiàn),或是別人能實(shí)現(xiàn)的東西另一些人卻實(shí)現(xiàn)不了,因此說做一塊PCB板不難,但要做好一塊PCB板卻不是一件容易的

34、事情。 微電子領(lǐng)域的兩大難點(diǎn)在于高頻信號和微弱信號的處理,在這方面PCB制作水平就顯得尤其重要,同樣的原理設(shè)計(jì),同樣的元器件,不同的人制作出來的PCB就具有不同的結(jié)果,那么如何才能做出一塊好的PCB板呢?根據(jù)我們以往的經(jīng)驗(yàn),想就以下幾方面談?wù)勛约旱目捶? 一:要明確設(shè)計(jì)目標(biāo) 接受到一個(gè)設(shè)計(jì)任務(wù),首先要明確其設(shè)計(jì)目標(biāo),是普通的PCB板、高頻PCB板、小信號處理PCB板還是既有高頻率又有小信號處理的PCB板，如果是普通的PCB板,只要做到布局布線合理整齊,機(jī)械尺寸準(zhǔn)確無誤即可,如有中負(fù)載線和長線,就要采用一定的手段進(jìn)行處理,減輕負(fù)載,長線要加強(qiáng)驅(qū)動,重點(diǎn)是防止長線反射。 當(dāng)板上有超過40MHz的信

35、號線時(shí)，就要對這些信號線進(jìn)行特殊的考慮，比如線間串?dāng)_等問題。如果頻率更高一些，對布線的長度就有更嚴(yán)格的限制，根據(jù)分布參數(shù)的網(wǎng)絡(luò)理論，高速電路與其連線間的相互作用是決定性因素，在系統(tǒng)設(shè)計(jì)時(shí)不能忽略。隨著門傳輸速度的提高，在信號線上的反對將會相應(yīng)增加，相鄰信號線間的串?dāng)_將成正比地增加，通常高速電路的功耗和熱耗散也都很大，在做高速PCB時(shí)應(yīng)引起足夠的重視。 當(dāng)板上有毫伏級甚至微伏級的微弱信號時(shí)，對這些信號線就需要特別的關(guān)照，小信號由于太微弱，非常容易受到其它強(qiáng)信號的干擾，屏蔽措施常常是必要的，否則將大大降低信噪比。以致于有用信號被噪聲淹沒，不能有效地提取出來。 對板子的調(diào)測也要在設(shè)計(jì)階段加以考慮，測

36、試點(diǎn)的物理位置，測試點(diǎn)的隔離等因素不可忽略，因?yàn)橛行┬⌒盘柡透哳l信號是不能直接把探頭加上去進(jìn)行測量的。 此外還要考慮其他一些相關(guān)因素，如板子層數(shù)，采用元器件的封裝外形，板子的機(jī)械強(qiáng)度等。在做PCB板子前，要做出對該設(shè)計(jì)的設(shè)計(jì)目標(biāo)心中有數(shù)。 二。了解所用元器件的功能對布局布線的要求 我們知道，有些特殊元器件在布局布線時(shí)有特殊的要求，比如LOTI和APH所用的模擬信號放大器，模擬信號放大器對電源要求要平穩(wěn)、紋波小。模擬小信號部分要盡量遠(yuǎn)離功率器件。在OTI板上，小信號放大部分還專門加有屏蔽罩，把雜散的電磁干擾給屏蔽掉。NTOI板上用的GLINK芯片采用的是ECL工藝，功耗大發(fā)熱厲害，對散熱問題必須

37、在布局時(shí)就必須進(jìn)行特殊考慮，若采用自然散熱，就要把GLINK芯片放在空氣流通比較順暢的地方，而且散出來的熱量還不能對其它芯片構(gòu)成大的影響。如果板子上裝有喇叭或其他大功率的器件，有可能對電源造成嚴(yán)重的污染這一點(diǎn)也應(yīng)引起足夠的重視. 三. 元器件布局的考慮 元器件的布局首先要考慮的一個(gè)因素就是電性能，把連線關(guān)系密切的元器件盡量放在一起，尤其對一些高速線，布局時(shí)就要使它盡可能地短，功率信號和小信號器件要分開。在滿足電路性能的前提下，還要考慮元器件擺放整齊、美觀，便于測試，板子的機(jī)械尺寸，插座的位置等也需認(rèn)真考慮。 高速系統(tǒng)中的接地和互連線上的傳輸延遲時(shí)間也是在系統(tǒng)設(shè)計(jì)時(shí)首先要考慮的因素。信號線上的傳

38、輸時(shí)間對總的系統(tǒng)速度影響很大，特別是對高速的ECL電路，雖然集成電路塊本身速度很高，但由于在底板上用普通的互連線（每30cm線長約有2ns的延遲量）帶來延遲時(shí)間的增加，可使系統(tǒng)速度大為降低.象移位寄存器，同步計(jì)數(shù)器這種同步工作部件最好放在同一塊插件板上，因?yàn)榈讲煌寮迳系臅r(shí)鐘信號的傳輸延遲時(shí)間不相等，可能使移位寄存器產(chǎn)主錯誤，若不能放在一塊板上，則在同步是關(guān)鍵的地方，從公共時(shí)鐘源連到各插件板的時(shí)鐘線的長度必須相等。 四，對布線的考慮 隨著OTNI和星形光纖網(wǎng)的設(shè)計(jì)完成，以后會有更多的100MHz以上的具有高速信號線的板子需要設(shè)計(jì)，這里將介紹高速線的一些基本概念。 1傳輸線 印制電路板上的任何

39、一條“長”的信號通路都可以視為一種傳輸線。如果該線的傳輸延遲時(shí)間比信號上升時(shí)間短得多，那么信號上升期間所產(chǎn)主的反射都將被淹沒。不再呈現(xiàn)過沖、反沖和振鈴，對現(xiàn)時(shí)大多數(shù)的MOS電路來說，由于上升時(shí)間對線傳輸延遲時(shí)間之比大得多，所以走線可長以米計(jì)而無信號失真。而對于速度較快的邏輯電路，特別是超高速ECL 集成電路來說，由于邊沿速度的增快，若無其它措施，走線的長度必須大大縮短，以保持信號的完整性。 有兩種方法能使高速電路在相對長的線上工作而無嚴(yán)重的波形失真，TTL對快速下降邊沿采用肖特基二極管箝位方法，使過沖量被箝制在比地電位低一個(gè)二極管壓降的電平上，這就減少了后面的反沖幅度，較慢的上升邊緣允許有過沖

40、，但它被在電平“H”狀態(tài)下電路的相對高的輸出阻抗（5080）所衰減。此外，由于電平“H”狀態(tài)的抗擾度較大，使反沖問題并不十分突出，對HCT系列的器件，若采用肖特基二極管箝位和串聯(lián)電阻端接方法相結(jié)合，其改善的效果將會更加明顯。 當(dāng)沿信號線有扇出時(shí)，在較高的位速率和較快的邊沿速率下，上述介紹的TTL整形方法顯得有些不足。因?yàn)榫€中存在著反射波，它們在高位速率下將趨于合成，從而引起信號嚴(yán)重失真和抗干擾能力降低。因此，為了解決反射問題，在ECL系統(tǒng)中通常使用另外一種方法：線阻抗匹配法。用這種方法能使反射受到控制，信號的完整性得到保證。 嚴(yán)格他說，對于有較慢邊沿速度的常規(guī)TTL和CMOS器件來說，傳輸線并

41、不是十分需要的.對有較快邊沿速度的高速ECL器件，傳輸線也不總是需要的。但是當(dāng)使用傳輸線時(shí)，它們具有能預(yù)測連線時(shí)延和通過阻抗匹配來控制反射和振蕩的優(yōu)點(diǎn)。1 決定是否采用傳輸線的基本因素有以下五個(gè)。它們是： （1）系統(tǒng)信號的沿速率， （2）連線距離 （3）容性負(fù)載(扇出的多少)， （4）電阻性負(fù)載（線的端接方式）； （5）允許的反沖和過沖百分比（交流抗擾度的降低程度）。 2傳輸線的幾種類型 (1) 同軸電纜和雙絞線：它們經(jīng)常用在系統(tǒng)與系統(tǒng)之間的連接。同軸電纜的特性阻抗通常有50和75，雙絞線通常為110。 （2）印制板上的微帶線 微帶線是一根帶狀導(dǎo)(信號線)與地平面之間用一種電介質(zhì)隔離開。如果線

42、的厚度、寬度以及與地平面之間的距離是可控制的，則它的特性阻抗也是可以控制的。微帶線的特性阻抗Z0為： 式中：【Er為印制板介質(zhì)材料的相對介電常數(shù) 6為介電質(zhì)層的厚度 W為線的寬度 t為線的厚度 單位長度微帶線的傳輸延遲時(shí)間，僅僅取決于介電常數(shù)而與線的寬度或間隔無關(guān)。 (3)印制板中的帶狀線 帶狀線是一條置于兩層導(dǎo)電平面之間的電介質(zhì)中間的銅帶線。如果線的厚度和寬度、介質(zhì)的介電常數(shù)以及兩層導(dǎo)電平面間的距離是可控的，那么線的特性阻抗也是可控的，帶狀線的特性阻抗乙為: 式中：b是兩塊地線板間的距離 W為線的寬度 t為線的厚度 同樣，單位長度帶狀線的傳輸延遲時(shí)間與線的寬度或間距是無關(guān)的；僅取決于所用介質(zhì)

43、的相對介電常數(shù)。 3端接傳輸線 在一條線的接收端用一個(gè)與線特性阻抗相等的電阻端接，則稱該傳輸線為并聯(lián)端接線。它主要是為了獲得最好的電性能，包括驅(qū)動分布負(fù)載而采用的。 有時(shí)為了節(jié)省電源消耗，對端接的電阻上再串接一個(gè)104電容形成交流端接電路，它能有效地降低直流損耗。 在驅(qū)動器和傳輸線之間串接一個(gè)電阻，而線的終端不再接端接電阻，這種端接方法稱之為串聯(lián)端接。較長線上的過沖和振鈴可用串聯(lián)阻尼或串聯(lián)端接技術(shù)來控制.串聯(lián)阻尼是利用一個(gè)與驅(qū)動門輸出端串聯(lián)的小電阻（一般為1075）來實(shí)現(xiàn)的.這種阻尼方法適合與特性阻抗來受控制的線相聯(lián)用(如底板布線，無地平面的電路板和大多數(shù)繞接線等。 串聯(lián)端接時(shí)串聯(lián)電阻的值與電路（驅(qū)動門）輸出阻抗之和等于傳輸線的特性阻抗.串聯(lián)聯(lián)端接線存在著只能在終端使用集總負(fù)載和傳輸延遲時(shí)間較長的缺點(diǎn).但