計(jì)算機(jī)組成原理試題答案解析

1、 word格式可編輯計(jì)算機(jī)組成原理 復(fù)習(xí)資料一、名詞解釋：異步控制方式: 異步控制不存在基準(zhǔn)時(shí)標(biāo)信號(hào)，微操作的時(shí)序是由專用的應(yīng)答線路控制的，即控制器發(fā)出某一個(gè)微操作控制信號(hào)后，等待執(zhí)行部件完成該操作時(shí)所發(fā)回的“回答”或“終了”信號(hào)，再開始下一個(gè)微操作。向量地址: 是存放服務(wù)程序入口地址的存儲(chǔ)單元地址，它由硬件形成多重中斷: 即指cpu 在處理中斷的過程中，又出現(xiàn)了新的中斷請(qǐng)求，此時(shí)若cpu 暫?，F(xiàn)行的中斷處理，轉(zhuǎn)去處理新的中斷請(qǐng)求，即多重中斷cmdr: 控制存儲(chǔ)器地址寄存器總線判優(yōu): 是當(dāng)總線上各個(gè)主設(shè)備同時(shí)要求占用總線時(shí)，通過總線控制器，按一定的優(yōu)先等級(jí)順序確定某個(gè)主設(shè)備可以占用總線。系統(tǒng)的

2、并行性:進(jìn)位鏈: 是傳遞進(jìn)位的邏輯電路間接尋址: 有效地址是由形式地址間接提供的微操作命令和微操作: 微操作命令是控制完成微操作的命令；微操作是由微操作命令控制實(shí)現(xiàn)的最基本操作?？焖倬彌_存儲(chǔ)器: 為了提高訪存速度，在cpu和主存之間增設(shè)的高速存儲(chǔ)器，基址尋址: 有效地址等于形式地址加上基址寄存器的內(nèi)容。 流水線中的多發(fā)技術(shù): 為了提高流水線的性能，設(shè)法在一個(gè)時(shí)鐘周期（機(jī)器主頻的倒數(shù)）內(nèi)產(chǎn)生更多條指令的結(jié)果指令字長(zhǎng): 一條指令的二進(jìn)制代碼位數(shù)周期竊取: dma 方式中由dma 接口向cpu 申請(qǐng)占用總線，占用一個(gè)存取周期。雙重分組跳躍進(jìn)位: n 位全加器分成若干大組，大組內(nèi)又分成若干小組，大組中

3、小組的最高進(jìn)位同時(shí)產(chǎn)生，大組與大組間的進(jìn)位串行傳送。硬件向量法: 是利用硬件產(chǎn)生向量地址，再由向量地址找到中斷服務(wù)程序的入口地址。總線: 是連接多個(gè)部件的信息傳輸線，是各個(gè)部件共享的傳輸介質(zhì)。指令流水: 是改變各條指令按順序串行執(zhí)行的規(guī)則,使機(jī)器在執(zhí)行上一條指令的同時(shí),取出下一條指令,即上一條指令的執(zhí)行周期和下一條指令的取指周期同時(shí)進(jìn)行。尋址方式: 是指確定本條指令的數(shù)據(jù)地址以及下一條將要執(zhí)行的指令地址的方法，它與硬件緊密相關(guān)，而且直接影響指令格式和指令功能。微程序控制: 采用與存儲(chǔ)程序類似的方法來解決微操作命令序列的形成，將一條機(jī)器指令編寫成一個(gè)微程序，每一個(gè)微程序包含若干條微指令，每一條指

4、令包含一個(gè)或多個(gè)微操作命令。risc: 即精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)存儲(chǔ)器帶寬: 指單位時(shí)間內(nèi)從存儲(chǔ)器進(jìn)入信息的最大數(shù)量。中斷隱指令及功能: 中斷隱指令是在機(jī)器指令系統(tǒng)中沒有的指令，它是cpu在中斷周期內(nèi)由硬件自動(dòng)完成的一條指令，其功能包括保護(hù)程序斷點(diǎn)、尋找中斷服務(wù)程序的入口地址、關(guān)中斷等功能。機(jī)器字長(zhǎng): cpu能同時(shí)處理的數(shù)據(jù)位數(shù)時(shí)鐘周期: 節(jié)拍，時(shí)鐘頻率的倒數(shù)，機(jī)器基本操作的最小單位。向量地址: 中斷方式中由硬件產(chǎn)生向量地址，可由向量地址找到入口地址。系統(tǒng)總線: 是指cpu、主存、i/o（通過i/o 接口）各大部件之間的信息傳輸線。按傳輸信息的不同，又分?jǐn)?shù)據(jù)總線、地址總線和控制總線。機(jī)器指令: c

5、pu能直接識(shí)別并執(zhí)行的指令，它的表現(xiàn)形式是二進(jìn)制編碼。超流水線: 是將一些流水線寄存器插入到流水線段中，好比將流水線再分道，提高了原來流水線的速度，在一個(gè)時(shí)鐘周期內(nèi)一個(gè)功能部件被使用多次。超標(biāo)量: 指在每個(gè)時(shí)鐘周期內(nèi)可同時(shí)并發(fā)多條獨(dú)立指令，即以并行操作方式將兩條或兩條以上指令編譯并執(zhí)行，在一個(gè)時(shí)鐘周期內(nèi)需要多個(gè)功能部件。填空題1在dma方式中，cpu和dma控制器通常采用三種方法來分時(shí)使用主存，它們是 停止 cpu 訪問主存 、周期挪用 和 dma 和cpu 交替訪問主存 。2一個(gè)總線傳輸周期包括 申請(qǐng)分配階段 、 尋址階段 、 傳數(shù)階段 和 結(jié)束階段 四個(gè)階段。3cpu采用同步控制方式時(shí)，控

6、制器使用機(jī)器周期和節(jié)拍組成的多極時(shí)序系統(tǒng)。4在組合邏輯控制器中，微操作控制信號(hào)由指令操作碼、時(shí)序和狀態(tài)條件決定。5cpu從主存取出一條指令并執(zhí)行該指令的時(shí)間叫 指令周期 ，它通常包含若干個(gè) 機(jī)器周期 ，而后者又包含若干個(gè) 節(jié)拍 。 機(jī)器周期 和 節(jié)拍 組成多級(jí)時(shí)序系統(tǒng)。6i/o與主機(jī)交換信息的控制方式中，程序查詢方式cpu和設(shè)備是串行工作的。 dma 和 程序中斷 方式cpu和設(shè)備是并行工作的，前者傳送與主程序是并行的，后者傳送和主機(jī)是串行的。7i/o與主機(jī)交換信息的方式中，程序查詢方式和中斷方式都需通過程序?qū)崿F(xiàn)數(shù)據(jù)傳送，其中程序查詢方式體現(xiàn)cpu與設(shè)備是串行工作的。8對(duì)于一條隱含尋址的算術(shù)運(yùn)

7、算指令，其指令字中不明確給出操作數(shù)的地址，其中一個(gè)操作數(shù)通常隱含在累加器中。9在總線的異步通信方式中，通信的雙方可以通過不互鎖、 半互鎖和 全互鎖 三種類型聯(lián)絡(luò)。10在微程序控制器中，一條機(jī)器指令對(duì)應(yīng)一個(gè) 微程序 ，若某機(jī)有38條機(jī)器指令，通常可對(duì)應(yīng) 41個(gè)微程序 。11完成一條指令一般分為 取指 周期和 執(zhí)行 周期，前者完成 取指令和分析指令 操作，后者完成 執(zhí)行指令 操作。12在寫操作時(shí)，對(duì)cache與主存單元同時(shí)修改的方法稱作 寫直達(dá)法 ，若每次只暫時(shí)寫入cache，直到替換時(shí)才寫入主存的方法稱作 回法 。13在小數(shù)定點(diǎn)機(jī)中，采用1位符號(hào)位，若寄存器內(nèi)容為10000001，當(dāng)它分別表示為

8、原碼、補(bǔ)碼和反碼時(shí)，其對(duì)應(yīng)的真值分別為-0 、 -1 和-120/128（均用十進(jìn)制表示）。14指令尋址的基本方式有兩種，一種是 順序 尋址方式，其指令地址由 程序計(jì)數(shù)器 給出，另一種是 跳躍 尋址方式，其指令地址由 指令本身 給出。15在一個(gè)有四個(gè)過程段的浮點(diǎn)加法器流水線中，假設(shè)四個(gè)過程段的時(shí)間分別是t1 = 60nst2 = 50nst3 = 90nst4 = 80ns。則加法器流水線的時(shí)鐘周期至少為90ns。如果采用同樣的邏輯電路，但不是流水線方式，則浮點(diǎn)加法所需的時(shí)間為280ns。16按序?qū)懗龆嘀刂袛嗟闹袛喾?wù)程序包括保護(hù)現(xiàn)場(chǎng)、 開中斷 、 設(shè)備服務(wù)、恢復(fù)現(xiàn)場(chǎng) 和中斷返回幾部分。17變

9、址尋址和基址尋址的區(qū)別是：在基址尋址中，基址寄存器提供 基地址 ， 指令提供 偏移量 ； 而在變址尋址中，變址寄存器提供 偏移量，指令提供基地址 。18 .影響流水線性能的因素主要反映在訪存沖突和相關(guān)問題兩個(gè)方面。19利用 輸出輸入 指令進(jìn)行輸入輸出操作的i/o編址方式為統(tǒng)一編址。20主存輔存和 緩存主存 組成存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)。選擇題1一條指令中包含的信息有 。a操作碼、控制碼；b操作碼、向量地址；c操作碼、地址碼。2在各種異步通信方式中，_速度最快。a全互鎖； b半互鎖； c不互鎖。3一個(gè)512kb的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是_。a17； b19； c27。 4在下列因素中，與cac

10、he的命中率無關(guān)的是 。acache塊的大小；bcache的容量；c主存的存取時(shí)間。 5在計(jì)數(shù)器定時(shí)查詢方式下，若計(jì)數(shù)從0開始，則_。a設(shè)備號(hào)小的優(yōu)先級(jí)高；b每個(gè)設(shè)備使用總線的機(jī)會(huì)相等； c設(shè)備號(hào)大的優(yōu)先級(jí)高。6cache的地址映象中，若主存中的任一塊均可映射到cache內(nèi)的任一塊的位置上，稱作。a直接映象；b全相聯(lián)映象；c組相聯(lián)映象。 7中斷服務(wù)程序的最后一條指令是_。a轉(zhuǎn)移指令；b出棧指令；c中斷返回指令。 8微指令操作控制字段的每一位代表一個(gè)控制信號(hào)，這種微程序的控制（編碼）方式是_。a字段直接編碼；b直接編碼；c混合編碼。9在取指令操作之后，程序計(jì)數(shù)器中存放的是_。a當(dāng)前指令的地址；b

11、程序中指令的數(shù)量；c下一條指令的地址。10以下敘述中_是正確的。arisc機(jī)一定采用流水技術(shù)；b采用流水技術(shù)的機(jī)器一定是risc機(jī)；ccisc機(jī)一定不采用流水技術(shù)。 11在一地址格式的指令中，下列 是正確的。a僅有一個(gè)操作數(shù)，其地址由指令的地址碼提供；b可能有一個(gè)操作數(shù)，也可能有兩個(gè)操作數(shù)；c一定有兩個(gè)操作數(shù)，另一個(gè)是隱含的。12在浮點(diǎn)機(jī)中，判斷原碼規(guī)格化形式的原則是_。 a尾數(shù)的符號(hào)位與第一數(shù)位不同；b尾數(shù)的第一數(shù)位為1，數(shù)符任意； c尾數(shù)的符號(hào)位與第一數(shù)位相同；d階符與數(shù)符不同。13i/o采用不統(tǒng)一編址時(shí)，進(jìn)行輸入輸出操作的指令是_。a控制指令； b訪存指令；c輸入輸出指令。14尋址便于處

12、理數(shù)組問題。a間接尋址；b變址尋址；c相對(duì)尋址。15超標(biāo)量技術(shù)是_。a縮短原來流水線的處理器周期；b在每個(gè)時(shí)鐘周期內(nèi)同時(shí)并發(fā)多條指令；c把多條能并行操作的指令組合成一條具有多個(gè)操作碼字段的指令。16以下敘述中_是錯(cuò)誤的。a取指令操作是控制器固有的功能，不需要在操作碼控制下完成；b所有指令的取指令操作都是相同的；c在指令長(zhǎng)度相同的情況下，所有指令的取指操作都是相同的。17i/o與主機(jī)交換信息的方式中，中斷方式的特點(diǎn)是_。acpu與設(shè)備串行工作，傳送與主程序串行工作；bcpu與設(shè)備并行工作，傳送與主程序串行工作；ccpu與設(shè)備并行工作，傳送與主程序并行工作。18用戶與計(jì)算機(jī)通信的界面是_。acpu

13、；b外圍設(shè)備；c應(yīng)用程序；d系統(tǒng)程序。19零地址運(yùn)算指令在指令格式中不給出操作數(shù)地址，它的操作數(shù)來自_。a立即數(shù)和棧頂；b暫存器；c棧頂和次棧頂；d程序計(jì)數(shù)器自動(dòng)加+1。20主機(jī)與設(shè)備傳送數(shù)據(jù)時(shí)，采用_，主機(jī)與設(shè)備是串行工作的。a程序查詢方式；b中斷方式；cdma方式；d通道。21計(jì)算機(jī)中有關(guān)alu的描述，_是正確的。a只做算術(shù)運(yùn)算，不做邏輯運(yùn)算；b只做加法；c能存放運(yùn)算結(jié)果；d以上答案都不對(duì)。22所謂三總線結(jié)構(gòu)的計(jì)算機(jī)是指_。a地址線、數(shù)據(jù)線和控制線三組傳輸線。bi/o總線、主存總統(tǒng)和 dma總線三組傳輸線；ci/o總線、主存總線和系統(tǒng)總線三組傳輸線；d以上都不對(duì)。23集中式總線控制中，_方

14、式對(duì)電路故障最敏感。a鏈?zhǔn)讲樵?；b計(jì)數(shù)器定時(shí)查詢；c獨(dú)立請(qǐng)求；d總線式。24以下敘述_是正確的。a外部設(shè)備一旦發(fā)出中斷請(qǐng)求，便立即得到cpu的響應(yīng)；b外部設(shè)備一旦發(fā)出中斷請(qǐng)求，cpu應(yīng)立即響應(yīng)；c中斷方式一般用于處理隨機(jī)出現(xiàn)的服務(wù)請(qǐng)求；d程序查詢用于鍵盤中斷。25下列_種說法有誤差。a任何二進(jìn)制整數(shù)都可用十進(jìn)制表示；b任何二進(jìn)制小數(shù)都可用十進(jìn)制表示；c任何十進(jìn)制整數(shù)都可用二進(jìn)制表示；d任何十進(jìn)制小數(shù)都可用二進(jìn)制表示。26指令寄存器的位數(shù)取決于_。a存儲(chǔ)器的容量；b指令字長(zhǎng)；c機(jī)器字長(zhǎng)；d存儲(chǔ)字長(zhǎng)。27在控制器的控制方式中，機(jī)器周期內(nèi)的時(shí)鐘周期個(gè)數(shù)可以不相同，這屬于_。a同步控制；b異步控制；c

15、聯(lián)合控制；d人工控制。28cpu中的譯碼器主要用于_ 。a地址譯碼；b指令譯碼；c選擇多路數(shù)據(jù)至alu；d數(shù)據(jù)譯碼。29直接尋址的無條件轉(zhuǎn)移指令功能是將指令中的地址碼送入_。apc； b地址寄存器；c累加器；dalu。30直接、間接、立即三種尋址方式指令的執(zhí)行速度，由快至慢的排序是_。a直接、立即、間接；b直接、間接、立即；c立即、直接、間接；d立即、間接、直接。31存放欲執(zhí)行指令的寄存器是_。amar；bpc；cmdr；dir。32在獨(dú)立請(qǐng)求方式下，若有n個(gè)設(shè)備，則_。a有一個(gè)總線請(qǐng)求信號(hào)和一個(gè)總線響應(yīng)信號(hào)；b有n個(gè)總線請(qǐng)求信號(hào)和n個(gè)總線響應(yīng)信號(hào)；c有一個(gè)總線請(qǐng)求信號(hào)和n個(gè)總線響應(yīng)信號(hào)；d有

16、n個(gè)總線請(qǐng)求信號(hào)和一個(gè)總線響應(yīng)信號(hào)。33下述說法中_是正確的。a半導(dǎo)體ram信息可讀可寫，且斷電后仍能保持記憶；b半導(dǎo)體ram是易失性ram，而靜態(tài)ram中的存儲(chǔ)信息是不易失的；c半導(dǎo)體ram是易失性ram，而靜態(tài)ram只有在電源不掉時(shí)，所存信息是不易失的。34dma訪問主存時(shí)，向cpu發(fā)出請(qǐng)求，獲得總線使用權(quán)時(shí)再進(jìn)行訪存，這種情況稱作_。a停止cpu訪問主存；b周期挪用；cdma與cpu交替訪問；ddma。35計(jì)算機(jī)中表示地址時(shí)，采用_ 。a原碼；b補(bǔ)碼；c反碼；d無符號(hào)數(shù)。36采用變址尋址可擴(kuò)大尋址范圍，且_。a變址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過程中不可變；b變址寄存器內(nèi)容由操作系統(tǒng)確

17、定，在程序執(zhí)行過程中可變；c變址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過程中可變；d變址寄存器內(nèi)容由操作系統(tǒng)確定，在程序執(zhí)行過程不中可變；37由編譯程序?qū)⒍鄺l指令組合成一條指令，這種技術(shù)稱做_。a超標(biāo)量技術(shù)；b超流水線技術(shù)；c超長(zhǎng)指令字技術(shù)；d超字長(zhǎng)。38微程序放在_中。a存儲(chǔ)器控制器；b控制存儲(chǔ)器；c主存儲(chǔ)器；dcache。39在cpu的寄存器中，_對(duì)用戶是完全透明的。a程序計(jì)數(shù)器；b指令寄存器；c狀態(tài)寄存器；d通用寄存器。40運(yùn)算器由許多部件組成，其核心部分是_。a數(shù)據(jù)總線；b算術(shù)邏輯運(yùn)算單元；c累加寄存器；d多路開關(guān)。41dma接口_。a可以用于主存與主存之間的數(shù)據(jù)交換；b內(nèi)有中斷機(jī)制；c內(nèi)有

18、中斷機(jī)制，可以處理異常情況；d內(nèi)無中斷機(jī)制42cpu響應(yīng)中斷的時(shí)間是_。a中斷源提出請(qǐng)求；b取指周期結(jié)束；c執(zhí)行周期結(jié)束；d間址周期結(jié)束。43直接尋址的無條件轉(zhuǎn)移指令功能是將指令中的地址碼送入_。apc；b地址寄存器；c累加器；dalu。44一個(gè)16k×32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是_。a48；b46；c36；d3245以下敘述中錯(cuò)誤的是_。a指令周期的第一個(gè)操作是取指令；b為了進(jìn)行取指令操作，控制器需要得到相應(yīng)的指令；c取指令操作是控制器自動(dòng)進(jìn)行的；d指令第一字節(jié)含操作碼。46主存和cpu之間增加高速緩沖存儲(chǔ)器的目的是_。a解決cpu和主存之間的速度匹配問題；b擴(kuò)大主存容

19、量；c既擴(kuò)大主存容量，又提高了存取速度；d擴(kuò)大輔存容量。47以下敘述_是錯(cuò)誤的。a一個(gè)更高級(jí)的中斷請(qǐng)求一定可以中斷另一個(gè)中斷處理程序的執(zhí)行；bdma和cpu必須分時(shí)使用總線；cdma的數(shù)據(jù)傳送不需cpu控制；ddma中有中斷機(jī)制。48_可區(qū)分存儲(chǔ)單元中存放的是指令還是數(shù)據(jù)。a存儲(chǔ)器；b運(yùn)算器；c控制器；d用戶。49某計(jì)算機(jī)字長(zhǎng)是32位，它的存儲(chǔ)容量是256kb，按字編址，它的尋址范圍是_。a128k；b64k；c64kb；d128kb。50在整數(shù)定點(diǎn)機(jī)中，下述第_種說法是正確的。a原碼和反碼不能表示 -1，補(bǔ)碼可以表示 -1；b三種機(jī)器數(shù)均可表示 -1；c三種機(jī)器數(shù)均可表示 -1，且三種機(jī)器數(shù)

20、的表示范圍相同；d三種機(jī)器數(shù)均不可表示 -1。51變址尋址方式中，操作數(shù)的有效地址是_。a基址寄存器內(nèi)容加上形式地址（位移量）；b程序計(jì)數(shù)器內(nèi)容加上形式地址；c變址寄存器內(nèi)容加上形式地址；d以上都不對(duì)。52向量中斷是_。a外設(shè)提出中斷；b由硬件形成中斷服務(wù)程序入口地址；c由硬件形成向量地址，再由向量地址找到中斷服務(wù)程序入口地址d以上都不對(duì)。53一個(gè)節(jié)拍信號(hào)的寬度是指_。a指令周期；b機(jī)器周期；c時(shí)鐘周期；d存儲(chǔ)周期。54隱指令是指_。a操作數(shù)隱含在操作碼中的指令；b在一個(gè)機(jī)器周期里完成全部操作的指令；c指令系統(tǒng)中已有的指令；d指令系統(tǒng)中沒有的指令。55dma方式_。a既然能用于高速外圍設(shè)備的信

21、息傳送，也就能代替中斷方式；b不能取代中斷方式；c也能向cpu請(qǐng)求中斷處理數(shù)據(jù)傳送；d內(nèi)無中斷機(jī)制。56在中斷周期中，由_將允許中斷觸發(fā)器置“0”。a關(guān)中斷指令；b機(jī)器指令；c開中斷指令；d中斷隱指令。57在單總線結(jié)構(gòu)的cpu中，連接在總線上的多個(gè)部件_。a某一時(shí)刻只有一個(gè)可以向總線發(fā)送數(shù)據(jù)，并且只有一個(gè)可以從總線接收數(shù)據(jù)；b某一時(shí)刻只有一個(gè)可以向總線發(fā)送數(shù)據(jù)，但可以有多個(gè)同時(shí)從總線接收數(shù)據(jù)；c可以有多個(gè)同時(shí)向總線發(fā)送數(shù)據(jù)，并且可以有多個(gè)同時(shí)從總線接收數(shù)據(jù)；d可以有多個(gè)同時(shí)向總線發(fā)送數(shù)據(jù)，但可以有一個(gè)同時(shí)從總線接收數(shù)據(jù)。58在間址周期中，_。a所有指令的間址操作都是相同的；b凡是存儲(chǔ)器間接尋址

22、的指令，它們的操作都是相同的；c對(duì)于存儲(chǔ)器間接尋址或寄存器間接尋址的指令，它們的操作是不同的；d以上都不對(duì)。59下述說法中_是正確的。aeprom是可改寫的，因而也是隨機(jī)存儲(chǔ)器的一種；beprom是可改寫的，但它不能用作為隨機(jī)存儲(chǔ)器用；ceprom只能改寫一次，故不能作為隨機(jī)存儲(chǔ)器用；deprom是可改寫的，但它能用作為隨機(jī)存儲(chǔ)器用。60打印機(jī)的分類方法很多，若按能否打印漢字來區(qū)分，可分為_。a并行式打印機(jī)和串行式打印機(jī)；b擊打式打印機(jī)和非擊打式打印機(jī)；c點(diǎn)陣式打印機(jī)和活字式打印機(jī)；d激光打印機(jī)和噴墨打印機(jī)。簡(jiǎn)答題1某機(jī)主存容量為4m×16位，且存儲(chǔ)字長(zhǎng)等于指令字長(zhǎng)，若該機(jī)的指令系統(tǒng)

23、具備97種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對(duì)、基址五種尋址方式。（1）畫出一地址指令格式并指出各字段的作用； （1）一地址指令格式為opma op 操作碼字段，共7 位，可反映120 種操作；m 尋址方式特征字段，共3 位，可反映5 種尋址方式； a 形式地址字段，共16 7 3 = 6 位 （1 分） （2）該指令直接尋址的最大范圍（十進(jìn)制表示）；直接尋址的最大范圍為26 = 64（3）一次間址的尋址范圍（十進(jìn)制表示）；由于存儲(chǔ)字長(zhǎng)為16 位，故一次間址的尋址范圍為216 = 65536（4）相對(duì)尋址的位移量（十進(jìn)制表示）。相對(duì)尋址的位移量為 32 + 312控制器中常采用哪

24、些控制方式，各有何特點(diǎn)？答：控制器常采用同步控制、異步控制和聯(lián)合控制。（1 分） 同步控制即微操作序列由基準(zhǔn)時(shí)標(biāo)系統(tǒng)控制，每一個(gè)操作出現(xiàn)的時(shí)間與基準(zhǔn)時(shí)標(biāo)保持一致。異步控制不存在基準(zhǔn)時(shí)標(biāo)信號(hào)，微操作的時(shí)序是由專用的應(yīng)答線路控制的，即控制器發(fā)出某一個(gè)微操作控制信號(hào)后，等待執(zhí)行部件完成該操作時(shí)所發(fā)回的“回答”或“終了”信號(hào)，再開始下一個(gè)微操作。聯(lián)合控制是同步控制和異步控制相結(jié)合的方式，即大多數(shù)微操作在同步時(shí)序信號(hào)控制下進(jìn)行，而對(duì)那些時(shí)間難以確定的微操作，如涉及到 i/o 操作，則采用異步控制。3指出零的表示是唯一形式的機(jī)器數(shù)，并寫出其二進(jìn)制代碼（機(jī)器數(shù)字長(zhǎng)自定）。答：補(bǔ)碼 0.0000000 移碼

25、1.00000004除了采用高速芯片外，分別指出存儲(chǔ)器、運(yùn)算器、控制器和i/o系統(tǒng)各自可采用什么方法提高機(jī)器速度，各舉一例簡(jiǎn)要說明。 答：存儲(chǔ)器：采用多體交叉存儲(chǔ)器 運(yùn)算器：采用快速進(jìn)位鏈控制器：采用指令流水 i/o 系統(tǒng)：采用dma 方式5總線通信控制有幾種方式，簡(jiǎn)要說明各自的特點(diǎn)。答：同步通信：通信雙方由統(tǒng)一時(shí)標(biāo)控制數(shù)據(jù)傳送 異步通信：采用應(yīng)答方式通信。半同步通信：統(tǒng)一時(shí)鐘，可插入等待信號(hào)分離式通信：都是主設(shè)備，充分發(fā)揮總線的有效占用。6以i/o設(shè)備的中斷處理過程為例，說明一次程序中斷的全過程。答：一次程序中斷大致可分為五個(gè)階段。 中斷請(qǐng)求 中斷判優(yōu) 中斷響應(yīng) 中斷服務(wù) 中斷返回7完整的總

26、線傳輸周期包括哪幾個(gè)階段？簡(jiǎn)要敘述每個(gè)階段的工作。答： 總線在完成一次傳輸周期時(shí)，可分為四個(gè)階段： 申請(qǐng)分配階段：由需要使用總線的主模塊（或主設(shè)備）提出申請(qǐng)，經(jīng)總線仲裁機(jī)構(gòu)決定下一傳輸周期的總線使用權(quán)授于某一申請(qǐng)者； 尋址階段：取得了使用權(quán)的主模塊，通過總線發(fā)出本次打算訪問的從模塊（或從設(shè)備）的存儲(chǔ)地址或設(shè)備地址及有關(guān)命令，啟動(dòng)參與本次傳輸?shù)膹哪K； 傳數(shù)階段：主模塊和從模塊進(jìn)行數(shù)據(jù)交換，數(shù)據(jù)由源模塊發(fā)出經(jīng)數(shù)據(jù)總線流入目的模塊； 結(jié)束階段：主模塊的有關(guān)信息均從系統(tǒng)總線上撤除，讓出總線使用權(quán)。8除了采用高速芯片外，從計(jì)算機(jī)的各個(gè)子系統(tǒng)的角度分析，指出6種以上（含6種）提高整機(jī)速度的措施。答：針對(duì)

27、存儲(chǔ)器，采用高速芯片 針對(duì)存儲(chǔ)器，可以采用cache-主存層次的設(shè)計(jì)和管理提高整機(jī)的速度； 針對(duì)存儲(chǔ)器，可以采用多體并行結(jié)構(gòu)提高整機(jī)的速度； 針對(duì)控制器，可以通過指令流水設(shè)計(jì)技術(shù)提高整機(jī)的速度； 針對(duì)控制器，可以通過超標(biāo)量設(shè)計(jì)技術(shù)提高整機(jī)的速度； 針對(duì)運(yùn)算器，可以對(duì)運(yùn)算方法加以改進(jìn)，如兩位乘，或用快速進(jìn)位鏈； 針對(duì)i/o 系統(tǒng)，可以運(yùn)用dma 技術(shù)不中斷現(xiàn)行程序，提高cpu 的效率。9cpu包括哪幾個(gè)工作周期？每個(gè)工作周期的作用是什么。答：取指周期是為了取指令 間址周期是為了取有效地址 執(zhí)行周期是為了取操作數(shù) 中斷周期是為了保存程序斷點(diǎn)10什么是指令周期、機(jī)器周期和時(shí)鐘周期？三者有何關(guān)系?答：

28、指令周期是cpu取出并執(zhí)行一條指令所需的全部時(shí)間，即完成一條指令的時(shí)間。機(jī)器周期是所有指令執(zhí)行過程中的一個(gè)基準(zhǔn)時(shí)間，通常以存取周期作為機(jī)器周期。時(shí)鐘周期是機(jī)器主頻的倒數(shù)，也可稱為節(jié)拍，它是控制計(jì)算機(jī)操作的最小單位時(shí)間。一個(gè)指令周期包含若干個(gè)機(jī)器周期，一個(gè)機(jī)器周期又包含若干個(gè)時(shí)鐘周期，每個(gè)指令周期內(nèi)的機(jī)器周期數(shù)可以不等，每個(gè)機(jī)器周期內(nèi)的時(shí)鐘周期數(shù)也可以不等。11.程序查詢方式和程序中斷方式都要由程序?qū)崿F(xiàn)外圍設(shè)備的輸入/輸出，它們有何不同？答：程序查詢方式是用戶在程序中安排一段輸入輸出程序，它由i/o 指令、測(cè)試指令和轉(zhuǎn)移指令等組成。cpu 一旦啟動(dòng)i/o 后，就進(jìn)入這段程序，時(shí)刻查詢i/o 準(zhǔn)備

29、的情況，若未準(zhǔn)備就緒就踏步等待；若準(zhǔn)備就緒就實(shí)現(xiàn)傳送。在輸入輸出的全部過程中，cpu 停止自身的操作。 程序中斷方式雖也要用程序?qū)崿F(xiàn)外部設(shè)備的輸入、輸出，但它只是以中斷服務(wù)程序的形式插入到用戶現(xiàn)行程序中。即cpu 啟動(dòng)i/o 后，繼續(xù)自身的工作，不必查詢i/o 的狀態(tài)。而i/o 被啟動(dòng)后，便進(jìn)入自身的準(zhǔn)備階段，當(dāng)其準(zhǔn)備就緒時(shí)，向cpu 提出中斷請(qǐng)求，此時(shí)若滿足條件，cpu 暫?，F(xiàn)行程序，轉(zhuǎn)入該設(shè)備的中斷服務(wù)程序，在服務(wù)程序中實(shí)現(xiàn)數(shù)據(jù)的傳送。12什么是計(jì)算機(jī)的主頻，主頻和機(jī)器周期有什么關(guān)系？.答：一臺(tái)機(jī)器時(shí)鐘信號(hào)的頻率即為主頻，主頻的倒數(shù)稱作時(shí)鐘周期，機(jī)器周期內(nèi)包含若干個(gè)時(shí)鐘周期。13. 馮&#

30、183;諾依曼計(jì)算機(jī)的特點(diǎn)是什么？    馮氏計(jì)算機(jī)的特點(diǎn)是：    1 由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備、輸出設(shè)備五大部件組成；    2 指令和數(shù)據(jù)以同一形式（二進(jìn)制形式）存于存儲(chǔ)器中；    3 指令由操作碼、地址碼兩大部分組成；    4 指令在存儲(chǔ)器中順序存放，通常自動(dòng)順序取出執(zhí)行；    5 以運(yùn)算器為中心（原始馮氏機(jī)）。14、指令和數(shù)據(jù)都存于存儲(chǔ)器中,計(jì)算機(jī)如何區(qū)分它們？計(jì)算機(jī)硬件主要通過不同的時(shí)間段來區(qū)分指令和數(shù)據(jù)，即：取指周期（或取指微程序）取出的既為指令

31、，執(zhí)行周期（或相應(yīng)微程序）取出的既為數(shù)據(jù)。    另外也可通過地址來源區(qū)分，從pc指出的存儲(chǔ)單元取出的是指令，由指令地址碼部分提供操作數(shù)地址15、什么是總線？總線傳輸有何特點(diǎn)？為了減輕總線負(fù)載，總線上的部件應(yīng)具備什么特點(diǎn)？ 總線是多個(gè)部件共享的傳輸部件。    總線傳輸?shù)奶攸c(diǎn)是：某一時(shí)刻只能有一路信息在總線上傳輸，即分時(shí)使用。    為了減輕總線負(fù)載，總線上的部件應(yīng)通過三態(tài)驅(qū)動(dòng)緩沖電路與總線連通。16、說明存取周期和存取時(shí)間的區(qū)別。 存取周期和存取時(shí)間的主要區(qū)別是：存取時(shí)間僅為完成一次操作的時(shí)間，而存取周期不僅包含操作時(shí)間，還包含操作

32、后線路的恢復(fù)時(shí)間。即：    存取周期 = 存取時(shí)間 + 恢復(fù)時(shí)間17. 什么叫刷新？為什么要刷新？說明刷新有幾種方法。動(dòng)態(tài)ram靠電容存儲(chǔ)電荷原理存儲(chǔ)信息，電容上的電荷要放電，信息即丟失。為了維持所存信息，需在一定時(shí)間（2ms）內(nèi)，將所存信息讀出再重新寫入（恢復(fù)），這一過程稱作刷新，刷新是一行一行進(jìn)行的，由cpu自動(dòng)完成。18、i/o有哪些編址方式？各有何特點(diǎn)？i/o的編址方式有獨(dú)立編址和統(tǒng)一編址兩種方式1.獨(dú)立編址(專用的i/o端口編址)-存儲(chǔ)器和i/o端口在兩個(gè)獨(dú)立的地址空間中(1)優(yōu)點(diǎn)：i/o端口的地址碼較短，譯碼電路簡(jiǎn)單，存儲(chǔ)器同i/o端口的操作指令不同，程序比較

33、清晰；存儲(chǔ)器和i/o端口的控制結(jié)構(gòu)相互獨(dú)立，可以分別設(shè)計(jì)(2)缺點(diǎn)：需要有專用的i/o指令，程序設(shè)計(jì)的靈活性較差2.統(tǒng)一編址(存儲(chǔ)器映像編址)-存儲(chǔ)器和i/o端口共用統(tǒng)一的地址空間，當(dāng)一個(gè)地址空間分配給i/o端口以后，存儲(chǔ)器就不能再占有這一部分的地址空間(1)優(yōu)點(diǎn)：不需要專用的i/o指令，任何對(duì)存儲(chǔ)器數(shù)據(jù)進(jìn)行操作的指令都可用于i/o端口的數(shù)據(jù)操作，程序設(shè)計(jì)比較靈活；由于i/o端口的地址空間是內(nèi)存空間的一部分，這樣，i/o端口的地址空間可大可小，從而使外設(shè)的數(shù)量幾乎不受限制(2)缺點(diǎn)：i/o端口占用了內(nèi)存空間的一部分，影響了系統(tǒng)的內(nèi)存容量；訪問i/o端口也要同訪問內(nèi)存一樣，由于內(nèi)存地址較長(zhǎng)，導(dǎo)致

34、執(zhí)行時(shí)間增加19、在什么條件下，i/o設(shè)備可以向cpu提出中斷請(qǐng)求？ i/o設(shè)備向cpu提出中斷請(qǐng)求的條件是：i/o接口中的設(shè)備工作完成狀態(tài)為1（d=1），中斷屏蔽碼為0 （mask=0），且cpu查詢中斷時(shí)，中斷請(qǐng)求觸發(fā)器狀態(tài)為1（intr=1）。20、什么是中斷允許觸發(fā)器？它有何作用？解：中斷允許觸發(fā)器是cpu中斷系統(tǒng)中的一個(gè)部件，他起著開關(guān)中斷的作用（即中斷總開關(guān)，則中斷屏蔽觸發(fā)器可視為中斷的分開關(guān)）。21、 （1）畫出主機(jī)框圖（要求畫到寄存器級(jí)）；accmqalux運(yùn)算器c u控制單元irpc控制器存儲(chǔ)體mdrmar主存儲(chǔ)體i/ocpu（2）若存儲(chǔ)器容量為64k×32位，指出

35、圖中各寄存器的位數(shù)；accmqaluxirmdrpcmar3232323232321616（3）寫出組合邏輯控制器完成 sta x （x為主存地址）指令發(fā)出的全部微操作命令及節(jié)拍安排。(3)t0 pcmar 1r t1 m(mar)mdr (pc)+1pc t2 mdrir op(ir)id t0 ad(ir)mar 1w t1 acmdr t2 mdrm(mar)22畫出dma方式接口電路的基本組成框圖，并說明其工作過程（以輸入設(shè)備為例）。以數(shù)據(jù)輸入為例，具體操作如下：（4分） 從設(shè)備讀入一個(gè)字到 dma 的數(shù)據(jù)緩沖寄存器 br 中，表示數(shù)據(jù)緩沖寄存器“滿”（如果i/o 設(shè)備是面向字符的，則

36、一次讀入一個(gè)字節(jié)，組裝成一個(gè)字）； 設(shè)備向dma接口發(fā)請(qǐng)求（dreq）； dma接口向cpu申請(qǐng)總線控制權(quán)（hrq）； cpu發(fā)回hlda信號(hào)，表示允許將總線控制權(quán)交給dma接口； 將dma 主存地址寄存器中的主存地址送地址總線； 通知設(shè)備已被授予一個(gè) dma 周期（dack），并為交換下一個(gè)字做準(zhǔn)備； 將dma 數(shù)據(jù)緩沖寄存器的內(nèi)容送數(shù)據(jù)總線； 命令存儲(chǔ)器作寫操作； 修改主存地址和字計(jì)數(shù)值； 判斷數(shù)據(jù)塊是否傳送結(jié)束，若未結(jié)束，則繼續(xù)傳送；若己結(jié)束，（字計(jì)數(shù)器溢出）， 則向cpu 申請(qǐng)程序中斷，標(biāo)志數(shù)據(jù)塊傳送結(jié)束。23已知接收到的海明碼為01001011（摟按配偶原則配置），試問欲傳送的信息是

37、什么？24在方式中有沒有中斷請(qǐng)求？為什么？25在中斷系統(tǒng)中、三個(gè)觸發(fā)器各有什么作用？計(jì)算題1、已知：a = ，b = 求：a+b補(bǔ)、a-b補(bǔ) 答：由a =-11/16=-0.1011，b =-7/16=-0.011 得 a補(bǔ) = 1.0101，b補(bǔ) = 1.1001 a+b補(bǔ) = a補(bǔ) = 1.0101 +b補(bǔ) = 1.1001 1 0.1110 丟掉兩操作數(shù)符號(hào)均為1，結(jié)果的符號(hào)為0，故為溢出。2、設(shè)機(jī)器數(shù)字長(zhǎng)為8位（含一位符號(hào)位在內(nèi)），若a = +10，b = +28，求 a-b補(bǔ)并還原成真值。答： a = +10 = +0001010，b = +28 = +0011100 a補(bǔ) = 0,

38、0001010，b補(bǔ) = 0,0011100，-b補(bǔ) = 1,1100100 則a-b補(bǔ) = a補(bǔ) + -b補(bǔ) = 0,0001010+1,1100100 1,1101110 a-b補(bǔ) = 1,1101110 故 a-b = -0010010 = -183、已知：兩浮點(diǎn)數(shù)x = 0.01111×210，y = 0.101111×201 求：x + y答：x、y在機(jī)器中以補(bǔ)碼表示為x補(bǔ) = 00,10; 00.1111 y補(bǔ) = 00,01; 00.101111 對(duì)階 j補(bǔ) = jx補(bǔ)- jy補(bǔ) = 即j = 1，表示y的階碼比x的階碼小1，因此將y的尾數(shù)向右移1位，階碼4、

39、設(shè)某機(jī)主頻為8mhz，每個(gè)機(jī)器周期平均含2個(gè)時(shí)鐘周期，每條指令平均有2.5個(gè)機(jī)器周期，試問該機(jī)的平均指令執(zhí)行速度為多少mips？若機(jī)器主頻不變，但每個(gè)機(jī)器周期平均含4個(gè)時(shí)鐘周期，每條指令平均有5個(gè)機(jī)器周期，則該機(jī)的平均指令執(zhí)行速度又是多少mips？答：根據(jù)主頻為8mhz ，得時(shí)鐘周期為1/8 = 0.125ms，機(jī)器周期為0.125×2 = 0.25ms，指令周期為0.25×2.5 = 0.625ms。（1）平均指令執(zhí)行速度為1/0.625 = 1.6mips。（2）若機(jī)器主頻不變，機(jī)器周期含4個(gè)時(shí)鐘周期，每條指令平均含5個(gè)機(jī)器周期，則指令周期為0.125×4×5 = 2.5ms ，故平均指令執(zhí)行速度為1/2.5 = 0.4mips。5、設(shè)浮點(diǎn)數(shù)字長(zhǎng)為32位，欲表示±6萬的十