數(shù)字電路與數(shù)字邏輯練習(xí)題(共12頁(yè))

1、精選優(yōu)質(zhì)文檔-傾情為你奉上數(shù)字電路與數(shù)字邏輯練習(xí)題一一、填空1 將下列二進(jìn)制數(shù)轉(zhuǎn)為十進(jìn)制數(shù)（）B = （ ）D （11011）B = （ ）D2 將下列有符號(hào)的十進(jìn)制數(shù)轉(zhuǎn)換成相應(yīng)的二進(jìn)制數(shù)真值、原碼、反碼和補(bǔ)碼（+122）=（ ）真值 = （ ）原碼=（ ）反碼 = （ ）補(bǔ)碼3 把下列4個(gè)不同數(shù)制的數(shù)(376.125)D、()B、(17A)H、(67)O（ 按從大到小的次序排列（ ）>（ ）>( )>( ) 。將下列各式變換成最簡(jiǎn)與或式的形式（ ）（ ）（ ）4 將下列二進(jìn)制數(shù)轉(zhuǎn)為十進(jìn)制數(shù)（）B = （ ）D （110101）B = （ ）D5 將下列十進(jìn)制數(shù)轉(zhuǎn)為二進(jìn)制數(shù)，

2、八進(jìn)制數(shù)和十六進(jìn)制數(shù)（08125）= （ ）B = （ ）O = （ ）H （25425）= （ ）B = （ ）O = （ ）H6 將下列有符號(hào)的十進(jìn)制數(shù)轉(zhuǎn)換成相應(yīng)的二進(jìn)制數(shù)真值、原碼、反碼和補(bǔ)碼（+125）=（ ）真值 = （ ）原碼=（ ）反碼 = （ ）補(bǔ)碼（42）=（ ）真值 = （ ）原碼=（ ）反碼 = （ ）補(bǔ)碼7邏輯函數(shù)的對(duì)偶函數(shù)是_；其反函數(shù)是_。8當(dāng)時(shí)，同一邏輯函數(shù)的最小項(xiàng)_；兩個(gè)最大項(xiàng)_。9（43.5）10=（_）2=（_）16。10n個(gè)輸入端的二進(jìn)制譯碼器，共有_個(gè)輸出端，對(duì)于每一組輸入代碼，將有_個(gè)輸出端具有有效電平。11.將下列二進(jìn)制數(shù)轉(zhuǎn)為十進(jìn)制數(shù)（）B = （

3、）D （11101）B = （ ）D 12.將下列有符號(hào)的十進(jìn)制數(shù)轉(zhuǎn)換成相應(yīng)的二進(jìn)制數(shù)真值、原碼、反碼和補(bǔ)碼（+254.25）=（ ）真值 = （ ）原碼=（ ）反碼 = （ ）補(bǔ)碼 13.把下列4個(gè)不同數(shù)制的數(shù)(76.125)D、(27A)H 、(10110)B、(67)O 按從大到小的次序排列（ ）>（ ）>( )>( ) 。14.對(duì)于D觸發(fā)器，欲使Qn+1=Qn，輸入D=（ ），對(duì)于T觸發(fā)器，欲使Qn+1=Qn，輸入T=（ ）15.一個(gè)512*8位的ROM芯片，地址線為（ ）條，數(shù)據(jù)線為（ ）條。16.對(duì)32個(gè)地址進(jìn)行譯碼，需要（ ）片74138譯碼器。17.存儲(chǔ)器起始

4、地址為全0，256K*32的存儲(chǔ)系統(tǒng)的最高地址為（ ）。18.將下列各式變換成最簡(jiǎn)與或式的形式（ ）（ ）（ ）19五級(jí)觸發(fā)器的進(jìn)位模數(shù)最大為（ ）進(jìn)制。20.十進(jìn)制數(shù)（78.25）10轉(zhuǎn)換成十六進(jìn)制數(shù)是（ ），轉(zhuǎn)換成二進(jìn)制數(shù)是（ ），轉(zhuǎn)換成八進(jìn)制數(shù)是（ ），轉(zhuǎn)換成8421BCD碼為（ ）。 21.將二進(jìn)制轉(zhuǎn)換成余3碼為（ ），轉(zhuǎn)換成格雷碼為（ ）。22.設(shè)真值X= 0101，則X的原碼為（ ），反碼為（ ），補(bǔ)碼為（ ）。23.卡諾圖是（ ）的一種特殊形式。利用卡諾圖法花劍邏輯函數(shù)比（ ）法更容易得到簡(jiǎn)化的邏輯函數(shù)表達(dá)式。24.函數(shù)L=AC+BC的對(duì)偶式為：（ ）。25.一個(gè)1024*16位

5、的ROM芯片，地址線為（ ）位，數(shù)據(jù)線為（ ）位。26.對(duì)于JK觸發(fā)器，若J=K，可完成（ ）觸發(fā)器的邏輯功能。27.組合邏輯電路中部包含存儲(chǔ)信號(hào)的（ ）元件，它一般是由各種（ ）組合而成的。28.對(duì)64個(gè)地址進(jìn)行譯碼，需要（ ）片74138譯碼器。29.AB+AC化成最小項(xiàng)的形式為（ ）。30.將變換成或非的形式為（ ）。31.數(shù)制轉(zhuǎn)換(6.3125)10=( )2(1101.1101)2=( )1032.將下列有符號(hào)的十進(jìn)制數(shù)轉(zhuǎn)換成相應(yīng)的二進(jìn)制數(shù)真值原碼反碼和補(bǔ)碼(+11/32)=( )真值=( )原碼=( )反碼=( )補(bǔ)碼(-15/64)=( )真值=( )原碼=( )反碼=( )補(bǔ)碼

6、33.把下列3個(gè)數(shù)(76.125)D(27A)H(67)O按從大到小的次序排列( )>( )>( )34.已知二進(jìn)制數(shù)，將其轉(zhuǎn)換成格雷碼為( )。35.已知格雷碼編碼為，將其轉(zhuǎn)換成二進(jìn)制數(shù)為( )。26.將下列二進(jìn)制數(shù)轉(zhuǎn)為十進(jìn)制數(shù)（）B = （ ）D （1101001）B = （ ）D 36.將下列十進(jìn)制數(shù)轉(zhuǎn)為二進(jìn)制數(shù)，八進(jìn)制數(shù)和十六進(jìn)制數(shù)（51）= （ ）B = （ ）O = （ ）H （53125）= （ ）B = （ ）O = （ ）H37.將下列有符號(hào)的十進(jìn)制數(shù)轉(zhuǎn)換成相應(yīng)的二進(jìn)制數(shù)真值、原碼、反碼和補(bǔ)碼（+104）=（ ）真值 = （ ）原碼=（ ）反碼 = （ ）補(bǔ)碼 （

7、39）=（ ）真值 = （ ）原碼=（ ）反碼 = （ ）補(bǔ)碼38.將下列各式變換成最簡(jiǎn)與或式的形式A +B = A + A B = A + A B = （A + B）（A + C）= 二、選擇題1 和二進(jìn)制數(shù)(.001)等值的十六進(jìn)制數(shù)學(xué)是( )。(A)337.2 (B)637.2 (C)1467.1 (D)c37.4 2 是8421BCD碼的是（ ）(A)1010 (B)0101 (C)1100 (D)11113和二進(jìn)制碼1100對(duì)應(yīng)的格雷碼是（ ）(A)0011 (B)1100 (C)1010 (D)01014 如右圖，電路實(shí)現(xiàn)的邏輯功能F=（ ）(A)AB (B)0 (C)A+B (D

8、)15 TTL電路中，高電平VH的標(biāo)稱(chēng)值是（ ）(A)0.3V (B)2.4V (C)3.6V (D)5V 6 和邏輯式相等的式子是( )(A)ABC (B)1+BC (C)A (D)7 若干個(gè)具有三態(tài)輸出的電路輸出端接到一點(diǎn)工作時(shí)，必須保證（ ）(A) 任何時(shí)候最多只能有一個(gè)電路處于三態(tài)，其余應(yīng)處于工作態(tài)。(B) 任何時(shí)候最多只能有一個(gè)電路處于工作態(tài)，其余應(yīng)處于三態(tài)。(C) 任何時(shí)候至少要有兩個(gè)或三個(gè)以上電路處于工作態(tài)。(D) 以上說(shuō)法都不正確。8 A+B+C+A=（ ）(A)A (B) (C) 1 (D)A+B+C 9 下列等式不成立的是（ ）(A) (B)(A+B)(A+C)=A+BC

9、(C) AB+AC+BC=AB+BC (D)10(A)ABC (B)A+B+C (C) (D) 三、簡(jiǎn)答（8分）2、（1）化簡(jiǎn)下面的式子（6分） （2）分析此組合邏輯電路的邏輯功能（7分）3、分析以下電路，說(shuō)明電路功能。（10分）4.分析以下電路，說(shuō)明電路功能。（10分）四、化簡(jiǎn)題1.將邏輯函數(shù)轉(zhuǎn)化為最小項(xiàng)表達(dá)式。2.卡諾圖法化簡(jiǎn)邏輯函數(shù)。CPJKQ3 將圖示波形作用在維持阻塞JK觸發(fā)器上，試畫(huà)出觸發(fā)器Q端的工作波形（設(shè)初態(tài)）。五、組合邏輯設(shè)計(jì)題138譯碼器的各輸入端的連接情況及第六腳輸入信號(hào)A的波形如下圖所示。試畫(huà)出輸出引腳的波形。（10分）。2 在舉重比賽中，有甲、乙、丙三位裁判，其中甲為

10、主裁判，當(dāng)兩位或兩位以上裁判（其中必須包括甲裁判在內(nèi)）認(rèn)為運(yùn)動(dòng)員上舉合格，才可發(fā)出合格信號(hào)，試用3-8譯碼器和邏輯門(mén)設(shè)計(jì)上述要求的組合邏輯電路。（10分）3設(shè)計(jì)一個(gè)組合邏輯電路，其功能是將8-4-2-1 BCD碼轉(zhuǎn)換成余3碼，門(mén)電路不限。畫(huà)出真值表并寫(xiě)出相應(yīng)的邏輯表達(dá)式即可。（注：余3碼 = BCD碼 + 0011）（12分）4 設(shè)計(jì)一個(gè)四位格雷碼變二進(jìn)制數(shù)的轉(zhuǎn)換電路，推出相應(yīng)的邏輯表達(dá)式即可（12分）5（6分）用74LS151（8選一數(shù)據(jù)選擇器）實(shí)現(xiàn)三人表決電路（即三人表決一件事，按照少數(shù)服從多數(shù)的原則）。6設(shè)計(jì)一個(gè)組合電路，用來(lái)判斷輸入的四位8421BCD碼A，B，C，D當(dāng)其值大于或等于5

11、時(shí)，輸出為1，反之輸出為0。寫(xiě)出邏輯表達(dá)式即可六、組合電路分析題1已知邏輯電路如下圖所示，分析該電路的功能。2、分析下圖組合邏輯電路功能。（10分）3已知電路如圖所示。（其中，觸發(fā)器為上升沿觸發(fā)的邊沿型D觸發(fā)器。）（1）寫(xiě)出狀態(tài)方程；（2）畫(huà)出電路的狀態(tài)轉(zhuǎn)換圖（3）根據(jù)狀態(tài)轉(zhuǎn)換圖，說(shuō)出電路的邏輯功能，檢查電路能否自啟動(dòng)。（18分）4試分析如下電路，寫(xiě)出F的表達(dá)式。(10分)5分析下圖，寫(xiě)出F的表達(dá)式。(15分)6下圖中設(shè)初態(tài)，試分析該電路。(15分)數(shù)字電路與數(shù)字邏輯練習(xí)題二一、填空題1. （11.001)2=（ ）16=（ ）10(-1101)2=（ ）原碼=（ ）補(bǔ)碼（75)10=（ ）8

12、421BCD=（ ）余3碼2. 觸發(fā)器有個(gè)穩(wěn)態(tài)，存儲(chǔ)8位二進(jìn)制信息要個(gè)觸發(fā)器。3. 米利型時(shí)序電路輸出信號(hào)與和有關(guān),沒(méi)有輸入變量的時(shí)序電路又稱(chēng)型電路。4. 如果某計(jì)數(shù)器中的觸發(fā)器不是同時(shí)翻轉(zhuǎn)，這種計(jì)數(shù)器稱(chēng)為計(jì)數(shù)器，n進(jìn)制計(jì)數(shù)器中的n表示計(jì)數(shù)器的，最大計(jì)數(shù)值是。5. A/D轉(zhuǎn)換的基本步驟是 四個(gè)步驟。6. 半導(dǎo)體存儲(chǔ)器從存，取功能上可以分為和。二、單項(xiàng)選擇題1在下列（ ）輸入情況下，與非運(yùn)算的結(jié)果等于邏輯0。 全部輸入0 僅有一端輸入0 全部輸入1 僅有一端輸入12下列器件中，屬于組合邏輯電路的是（ ）。 計(jì)數(shù)器和全加器 寄存器和比較器 計(jì)數(shù)器和寄存器 全加器和比較器3一個(gè)8421BCD碼計(jì)數(shù)器

13、，至少需要（ ）個(gè)觸發(fā)器。 3 4 5 104一個(gè)16選一數(shù)據(jù)選擇器，其地址輸入端有（ ）個(gè)。 1 2 4 85不符合常用邏輯關(guān)系的說(shuō)法是（ ）。 有0出0，全1出1 有0出1，全1出0 有1出1，全0出0 有0出0，有1出1DCP Q Q J K6將JK觸發(fā)器轉(zhuǎn)換成D觸發(fā)器，其轉(zhuǎn)換電路中的虛線框處應(yīng)是（ ）。與非門(mén)異或門(mén)連接線非門(mén)三、判斷題1 一個(gè)邏輯函數(shù)的對(duì)偶式只是將邏輯函數(shù)中的原變量換成反變量，反變量換成原變量。2 卡諾圖方格中1所對(duì)應(yīng)的最小項(xiàng)之和組成原函數(shù)。3 維持阻塞D觸發(fā)器克服了空翻。4 雙向移位寄存器電路中沒(méi)有組合邏輯電路。5 集電極開(kāi)路門(mén)有高電平、低電平、高阻等狀態(tài)。6 鎖存器

14、是克服了空翻的寄存器。7 或非門(mén)組成的RS觸發(fā)器的約束條件是RS=0。8 觸發(fā)器的輸出是現(xiàn)態(tài)函數(shù)。9 編碼器可以構(gòu)成函數(shù)發(fā)生器。10、 邏輯函數(shù)化簡(jiǎn)后的結(jié)果是唯一的。四、計(jì)算題1集成電路定時(shí)器555構(gòu)成的定時(shí)電路和輸入波形Vi如圖所示，已知輸入波形V1的周期為T(mén)1=500ms。（1）請(qǐng)說(shuō)明該電路組成什么功能的脈沖電路？（2）試畫(huà)出所對(duì)應(yīng)的輸出電壓Vo的工作波形。（3）求出暫穩(wěn)寬度tw和輸出波形的周期。（8分）五、簡(jiǎn)答題（8分）2試用2片648位的RAM組成1288位的存儲(chǔ)器。（8分）3用74LS138（3-8譯碼器）和與非門(mén)組合實(shí)現(xiàn)邏輯函數(shù) 的組合邏輯電路，并說(shuō)明功能。4組合邏輯電路如圖，試寫(xiě)

15、出F的最簡(jiǎn)表達(dá)式，并說(shuō)明功能。&&&&FAB六、畫(huà)圖題1用兩個(gè)74LS138設(shè)計(jì)一個(gè)4-16的譯碼器。（10分）2.下降沿觸發(fā)的主從RS觸發(fā)器輸入信號(hào)波形如下圖所示，請(qǐng)畫(huà)出輸出端Q、的對(duì)應(yīng)波形。（設(shè)觸發(fā)器初態(tài)為0）3. 上升沿觸發(fā)的維持-阻塞D觸發(fā)器輸入信號(hào)波形如下圖所示，請(qǐng)畫(huà)出輸出端Q、的對(duì)應(yīng)波形。（設(shè)觸發(fā)器初態(tài)為0）4. 如題下圖所示的電路和波形，試畫(huà)出Q端的波形。設(shè)觸發(fā)器的初始狀態(tài)為Q=0。5、F（A，B，C，D）=m（0，2，5，7，8，10，13，15）6.用74LS138設(shè)計(jì)一個(gè)電路實(shí)現(xiàn)函數(shù)F = AB+ B C（10分）七、分析題1、分析如下的時(shí)序

16、邏輯電路圖，畫(huà)出其狀態(tài)表和狀態(tài)轉(zhuǎn)換圖，并做出輸入信號(hào)為的輸出波形，觸發(fā)器的初態(tài)為00。（14分）2分析下面的電路圖，畫(huà)出其狀態(tài)表和狀態(tài)圖，并說(shuō)明電路的功能3.分析下面的電路圖，說(shuō)明其功能4.分析下面的電路圖，畫(huà)出其狀態(tài)表。八、設(shè)計(jì)題1、試用正邊沿JK觸發(fā)器設(shè)計(jì)一個(gè)同步時(shí)序電路，其狀態(tài)轉(zhuǎn)換圖如圖所示。（10分）2用D觸發(fā)器設(shè)計(jì)一個(gè)“0011”序列檢測(cè)器， 要求用一個(gè)輸出信號(hào)來(lái)表示檢測(cè)結(jié)果。（20分）3試設(shè)計(jì)一個(gè)8421BCD碼的檢碼電路。要求當(dāng)輸入量DCBA2或7時(shí)，電路輸出F為高電平，否則為低電平。用與非門(mén)設(shè)計(jì)該電路，寫(xiě)出F表達(dá)式。（6分）4分析下圖所示的各邏輯電路，分別寫(xiě)出圖（a）,(b)中

17、F1（A，B，C，D）的最簡(jiǎn)與或表達(dá)式，F(xiàn)2（A，B，C，D）的最小項(xiàng)表達(dá)式以及F3（A，B，C，D）的最大項(xiàng)表達(dá)式。（6分）5.（6分）按步驟分析圖示時(shí)序邏輯電路，畫(huà)出在CP作用下的狀態(tài)轉(zhuǎn)換圖，并判定有無(wú)自啟動(dòng)特點(diǎn)。（設(shè)初態(tài)）J0 CP K0 &CPJ1 CP K1 J2 CP K2 Q0Q1Q26 A、B、C、D、E、F六名學(xué)生中選拔若干名去留學(xué)，人選的配備要求如下： A、B二人中至少去1人； A、D不能一起去； A、E、F三人中要派兩人去； B、C兩人中都去或都不去； C、D兩人只能去1人； 若D不去，則E也不去。請(qǐng)問(wèn)：應(yīng)選哪幾名學(xué)生?（10分）7.用JK觸發(fā)器設(shè)計(jì)一個(gè)“111”序列檢測(cè)器，允許重復(fù)，要求用一個(gè)輸出信號(hào)來(lái)表示檢測(cè)結(jié)果。（16分）8. 試用74161設(shè)計(jì)一個(gè)同步十進(jìn)制計(jì)數(shù)器，要求采用兩種不同的方法。（10分）9.試設(shè)計(jì)一個(gè)4輸入、4輸出邏輯電路。當(dāng)控制信號(hào)C=0時(shí)，輸出狀態(tài)與輸人狀態(tài)相反；當(dāng)C=1時(shí)輸出狀態(tài)與輸入狀態(tài)相同。(10分)10.用D觸發(fā)器設(shè)計(jì)一個(gè)模6計(jì)數(shù)器寫(xiě)出表達(dá)式即可。（10分）11用D觸發(fā)器設(shè)計(jì)一個(gè)“1001”序列檢測(cè)器， 要求用一個(gè)輸出信號(hào)來(lái)表示檢測(cè)結(jié)果寫(xiě)出表達(dá)式即可。（20分）12.試用正邊沿D觸發(fā)