2006~2011武漢大學(xué)數(shù)字邏輯電路試卷及答案

1、 1 武漢大學(xué)計(jì)算機(jī)學(xué)院武漢大學(xué)計(jì)算機(jī)學(xué)院 20062007 學(xué)年第二學(xué)期學(xué)年第二學(xué)期 2006 級(jí)數(shù)字邏輯級(jí)數(shù)字邏輯 期未考試試卷期未考試試卷 a 卷卷 學(xué)號(hào) 班級(jí) 姓名 成績(jī) 一、填空（每空 1 分，共 14 分） 1、 （21.5）10=（ ）2=（ ）8=（ ）16 2、若0.1101x ，則 x補(bǔ)=（ ） 3、十進(jìn)制數(shù) 809 對(duì)應(yīng)的 8421bcd 碼是（ ） 4、若采用奇校驗(yàn)，當(dāng)信息位為 10011 時(shí)，校驗(yàn)位應(yīng)是（ ） 5、數(shù)字邏輯電路分為（ ）和（ ）兩大類 6、電平異步時(shí)序邏輯電路的描述工具有（ ） 、 （ ） 、 （ ） 7、函數(shù)() ()fabcd的反函數(shù)是（ ） 8、

2、與非門扇出系數(shù) no的含義是（ ） 9、若要消除函數(shù)( , ,)f a b cabac對(duì)應(yīng)的邏輯電路可能存在的險(xiǎn)象，則應(yīng)增加的冗余項(xiàng)是（ ） 二、選擇題（每空 2 分，共 16 分） 從下列各題的四個(gè)答案中，選出一個(gè)正確答案，并將其代號(hào)填入括號(hào)內(nèi) 1、數(shù)字系統(tǒng)采用（ ）可以將減法運(yùn)算轉(zhuǎn)化為加法運(yùn)算 a原碼 b余 3 碼 cgray碼 d補(bǔ)碼 2、欲使 j-k 觸發(fā)器在 cp 脈沖作用下的次態(tài)與現(xiàn)態(tài)相反，jk 的取值應(yīng)為（ ） a00 b01 c10 d11 3、對(duì)完全確定原始狀態(tài)表中的 6 個(gè)狀態(tài)，a、b、c、d、e、f 進(jìn)行比簡(jiǎn)，若有（a，b） ， （d、e）等效，則最簡(jiǎn)狀態(tài)表中只有（ ）個(gè)

3、狀態(tài) a2 b4 c5 d6 4、下列集成電路芯片中， （ ）屬于組合邏輯電路 a計(jì)數(shù)器 74290 b寄存器 74194 c三一八譯碼器 74138 d集成定時(shí)器 5g555 5、設(shè)計(jì)一個(gè) 20 進(jìn)制同步計(jì)數(shù)器，至少需要（ ）個(gè)觸發(fā)器 a4 b5 c6 d20 6、用 5g555 構(gòu)成的多諧振蕩器有（ ） a兩個(gè)穩(wěn)態(tài) b兩個(gè)暫穩(wěn)態(tài) 2 c一個(gè)穩(wěn)態(tài)，一個(gè)暫穩(wěn)態(tài) d既沒(méi)有穩(wěn)態(tài)，也沒(méi)有暫穩(wěn)態(tài) 7、可編程邏輯陣列 pla 的與、或陳列是（ ） a與陣列可編程、或陣列可編程 b與陣列不可編程、或陣列可編程 c與陣列可編程、或陣列不可編程 d與陣列不可編程、或陣列不可編程 8、最大項(xiàng)和最小項(xiàng)的關(guān)系是（

4、） aiimm biimm c1iim m d無(wú)關(guān)系 三、邏輯函數(shù)化簡(jiǎn)（6 分） 把( , , ,)(0,1,5,14,15)(4,7,10,11,12)f a b c dmd化成最簡(jiǎn)與或式 四、分析題（每小題 12 分，共 24 分） 1、分析圖 1 所示組合邏輯電路 寫出輸出函數(shù)表達(dá)式 列出真值表 說(shuō)明電路功能 2、分析圖 2 所示脈沖異步時(shí)序邏輯電路 寫出輸出函數(shù)和激勵(lì)函數(shù)表達(dá)式 列出次態(tài)真值表，作出狀態(tài)表和狀態(tài)圖 說(shuō)明電路功能 設(shè)初態(tài)2100y y ，作出 x 輸入 4 個(gè)異步脈 沖后的狀態(tài) y2y1和輸出 z 的波形圖。 五、設(shè)計(jì)題（每小題 10 分，共 20 分） 1、作出“110

5、1”序列檢測(cè)器的 moore 模型原始狀態(tài)圖和狀態(tài)表，電路有一個(gè)串行輸入端 x，一個(gè)輸出端 z。當(dāng) x 輸入的序列中出現(xiàn)“1101”時(shí)，輸出 z 為 1，否則 z為 0，其典型輸入輸出序列如下： 輸入 x 0 1 0 1 1 0 1 1 0 1 0 輸出 z 0 0 0 0 0 0 1 0 0 0 0 2、 用 d 觸發(fā)器和適當(dāng)?shù)倪壿嬮T設(shè)計(jì)能實(shí)現(xiàn)下列最簡(jiǎn)二進(jìn)制狀態(tài)表的同步時(shí)序邏輯電路 圖 1 1 x 圖 2 a 1 & 1 b 1 c & f d 3 六 綜合應(yīng)用題（每小題 10 分，共 20 分） 1、用三一八譯碼器 74138 和適當(dāng)?shù)倪壿嬮T設(shè)計(jì)一個(gè)三變量 “多數(shù)表決電路”

6、 2、用四位二進(jìn)制同步可逆計(jì)數(shù)器 74193 和八選一數(shù)據(jù)選擇器 74152 設(shè)計(jì)一個(gè)“10010010”序列發(fā)生器，循環(huán)產(chǎn)生該序列。序列中的最高位“1”是序列的第一位。 （提示：首先把 74193 設(shè)計(jì)成八進(jìn)制計(jì)數(shù)器，用其計(jì)數(shù)狀態(tài)作八選一數(shù)據(jù)選擇器的地址端，用要產(chǎn)生的序列位作數(shù)據(jù)選擇器的數(shù)據(jù)輸入端） 附：各集成電路邏輯符號(hào) 現(xiàn)態(tài) y2 y1 次態(tài)/輸出1121/nnyyz x=0 x=1 00 01 11 10 01/0 11/0 01/0 00/0 10/0 10/0 00/0 11/1 d 觸發(fā)器激勵(lì)表如下 qqn+1 d 0 0 0 1 1 0 1 1 0 1 0 1 a1 a2 a0

7、 g d0 d1 d2 d3 d4 d5 d6 d7 f 八選一 mux 74152 4 武漢大學(xué)計(jì)算機(jī)學(xué)院武漢大學(xué)計(jì)算機(jī)學(xué)院 2006-2007 學(xué)年第二學(xué)期學(xué)年第二學(xué)期 2006 級(jí)數(shù)字邏輯級(jí)數(shù)字邏輯 期末期末考試試題考試試題 a 卷參考答案卷參考答案 一、填空題（每空一、填空題（每空 1 分，共分，共 14） 解答： 1.（21.5）10=（10101，1）2=（25.4）8=（15.8）16 2. x補(bǔ)=1.0011 3. 100000001001 4. 0 5. 組合邏輯電路，時(shí)序邏輯電路 6. 邏輯表達(dá)式，流程表，總態(tài)圖 7. fabcd 8. 指與非門的輸出端連接同類門的最多個(gè)數(shù)

8、，它反映了與非門的帶負(fù)載能力。 9. bc 二、選擇題（每空二、選擇題（每空 2 分，共分，共 16 分）分） 解答 1. d 2. d 3. b 4. c 5. b 6. b 7. a 8. a 三、邏輯函數(shù)化簡(jiǎn)（三、邏輯函數(shù)化簡(jiǎn)（6 分）分） 解答 先畫出函數(shù) f（a.b.c.d）的卡諾圖 四、分析題（每小題四、分析題（每小題 12 分，共分，共 24 分）分） 1. 解答 逐級(jí)寫出輸出函數(shù)表達(dá)式 00 01 11 10 1 d d 1 1 d 1 d 1 d ab cd 00 01 11 10 化簡(jiǎn)得最簡(jiǎn)與 或表達(dá)式：facac a 1 & 1 b 1 c & f d p

9、1 p2 p3 5 列真值表 121323()pabppdabdpbcfp pabdbcabdbcab dbcbc 功能說(shuō)明 由真值表可知，當(dāng)輸入 abcd 取值為 0010、0011、0100、0101、0110、0111、1010、1011、1100、1101、1110、1111 時(shí)輸出 f 為 1，否則 f 為 0?；蛘哒f(shuō)當(dāng)輸入 abcd 中 b 或 c 為 1時(shí)，f 為 1,否則 f 為 0。 2. 解答 輸出函數(shù)和激勵(lì)函數(shù)表達(dá)式 21zxy y 電路屬 mealy模型 22212111111()1()jkcyc pyjkcxc px 列次態(tài)真值表，作狀態(tài)表和狀態(tài)圖 輸入 x 現(xiàn)態(tài)y2

10、y1 激勵(lì)函數(shù) 輸出 z 次態(tài) y2m+1y1n+1 j2k2 c 2 j1 k1 c 1 1 0 0 1 1 1 1 0 0 1 1 0 1 1 1 1 1 0 1 0 1 1 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 0 狀態(tài)表 現(xiàn)在 y2y1 次真 y2n+1 y1n+1 / z 0 0 0 1 / 0 0 1 1 0 / 0 1 0 1 1 / 0 1 1 0 0 / 1 電路功能：異步模 4 加 1 計(jì)數(shù)器，輸出 z 表示進(jìn)位 輸入 abcd 輸入 f 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 0 1 0 0 0 1 0

11、 1 0 1 1 0 0 1 1 1 1 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 1 1 1 00 01 11 10 x/z 1/0 1/0 1/0 1/0 % % % 0 1/1 6 時(shí)間圖 五、設(shè)計(jì)題（每小題五、設(shè)計(jì)題（每小題 10 分，共分，共 20 分）分） 1. 解答 設(shè)初態(tài)為 原始狀態(tài)圖如下 原始狀態(tài)表 現(xiàn)態(tài) 次態(tài) 輸出 x=0 x=1 a a b 0 b a c 0 c d c 0 d a e 0 e a b 1 2. 解答 （1）作輸出函數(shù)和激勵(lì)函數(shù)真值表 輸

12、入 x y2 y1 次態(tài) y2n+1 y1n+1 激勵(lì)函數(shù) d2 d1 輸出 z 0 0 0 0 1 0 1 0 0 0 1 1 1 1 1 0 0 1 1 0 1 0 1 0 0 1 0 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 1 1 0 1 0 0 1 1 1 0 0 0 0 0 1 1 0 1 1 1 1 1 x y2 y1 z 1 2 3 4 a/0 a/0 b/0 e/1 d/1 c/1 1 1 0 1 0 0 1 0 0 1 x: 7 （2）確定輸出函數(shù)和激勵(lì)函數(shù) 212112121dxyy ydx yxyxy y 21zxy y （3）畫邏輯電路圖 注：d2、

13、d1亦可化成與非 與非的形式。 六、綜合應(yīng)用題（每小題六、綜合應(yīng)用題（每小題 10 分，共分，共 20 分）分） 1. 解答 列其值表 設(shè)輸入為 a，b，c：1：贊同 0：反對(duì) 輸出為 f ：1：通過(guò) 0：否決 列其值表如下： 00 01 11 10 1 1 1 1 d2 xy2 y1 0 1 00 01 11 10 1 1 1 1 d1 xy2 y1 0 1 y2 y2 c d2 y1 y1 c d1 1 & & & 1 & & & 1 z cp x 8 輸入 abc 輸出 f 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0

14、 1 1 1 0 1 1 1 0 0 0 1 0 1 1 1 2. 解答 把 74193 設(shè)計(jì)成 8 進(jìn)制計(jì)數(shù)器，計(jì)數(shù)規(guī)律為 qdqcqbqa： 0000000100100011 0111011001010100 當(dāng) qdqcqbqa向 1000 進(jìn)位時(shí)，強(qiáng)迫計(jì)數(shù)器產(chǎn)生清 0 信號(hào)，所以 clr=qd 用 qcqbqa作八選一數(shù)據(jù)選擇的地址選擇端 數(shù)據(jù)選擇器的輸入端 d0d7依次接入待產(chǎn)生序列的各位 10010010 設(shè)置工作啟動(dòng)按鈕，提供清 0 脈沖，cpu外接工作脈沖，cpd按“1” 邏輯圖如下 輸出函數(shù)表達(dá)式 f=m(3,5,6,7) 變換表達(dá)式形式 35673567fmmmmmmmm

15、畫邏輯圖 & f abc 1 0 0 clr qd qc cpu qb cpd qa ld 1 “1” a2 a1 八選一 mux a0 g d0 d1 d2 d3 d4 d5 d6 d7 “0” f 啟動(dòng)脈沖 ps “1” cp 1 0 0 1 0 0 1 0 9 武武 漢漢 大大 學(xué)學(xué) 計(jì)計(jì) 算算 機(jī)機(jī) 學(xué)學(xué) 院院 數(shù)字邏數(shù)字邏輯輯期末考試試題（期末考試試題（a 卷）卷） 20072008 學(xué)年第二學(xué)期（學(xué)年第二學(xué)期（閉閉卷考試）卷考試） 班號(hào)：班號(hào)： 學(xué)號(hào)：學(xué)號(hào)： 姓名：姓名： 成績(jī)：成績(jī)： （注：答案全部寫在答題紙上）（注：答案全部寫在答題紙上） 一、填空題（每空一、填空題（每

16、空 1 分，共分，共 16 分）分） 1、 （27.5）10=（ ）2=（ ）16 2、已知 x=-0.1011，則x補(bǔ)=（ ） 3、奇偶校驗(yàn)碼可檢測(cè)（ ）位錯(cuò)，但不能定位和糾錯(cuò) 4、每個(gè)雙穩(wěn)態(tài)觸發(fā)器可記錄（ ）位二進(jìn)制碼 5、十進(jìn)制數(shù) 347 對(duì)應(yīng)的 8421bcd 碼是（ ） 6、三態(tài)門的三種輸出狀態(tài)是（ ） 、 （ ） 、 （ ） 7、有兩個(gè)相同型號(hào)的 ttl 與非門，甲的開門電平為 1.6v, 乙的開門電平為 1.7v，試問(wèn)在輸入相同高電平時(shí)， （ ）的抗干擾能力強(qiáng)。 8、fabcd的反函數(shù)是（ ） ，對(duì)偶函數(shù)是（ ） 9、組合邏輯電路的競(jìng)爭(zhēng)可分為（ ）競(jìng)爭(zhēng)和（ ）競(jìng)爭(zhēng)兩種類型。 10

17、、用 5g555 構(gòu)成的單穩(wěn)觸發(fā)器的暫穩(wěn)態(tài)持續(xù)時(shí)間 tw的寬度與（ ）有關(guān)。 11、脈沖異步時(shí)序邏輯電路的狀態(tài)（ ）同時(shí)變化的。 二、單項(xiàng)選擇題（每空二、單項(xiàng)選擇題（每空 2 分，共分，共 14 分）分） 1、能夠直接將輸出端相連實(shí)現(xiàn)“線與”的邏輯門是（ ） a. 與門 b. 或門 c. oc 門 d. 與或非門 2、 三一八譯碼器 74138 能夠正常工作的條件是使能端123122()abs s sg gg或?yàn)楸仨殲椋?） a.100 b.011 c.101 d.110 3、對(duì)上升沿觸發(fā)的鐘控觸發(fā)器，其狀態(tài)翻轉(zhuǎn)的時(shí)刻發(fā)生在（ ） 10 a.cp 為 0 時(shí) b. cp 由 0 到 1 時(shí) c

18、. cp 由 1 到 0 時(shí) d. cp 為 1 時(shí) 4、同步時(shí)序邏輯電路中，狀態(tài)編碼采用相鄰編碼法的主要目的是（ ） a.減少觸發(fā)器個(gè)數(shù) b.提高電路可靠性 c.提高電路工作速度 d.減少電路中的邏輯門，使電路結(jié)構(gòu)最簡(jiǎn) 5、電平異步時(shí)序邏輯電路，不允許兩個(gè)或兩個(gè)以上輸入信號(hào)（ ） a.同時(shí)為 1 b. 同時(shí)為 0 c. 同時(shí)改變 d.同時(shí)出現(xiàn) 6、對(duì)完全確定原始狀態(tài)表中的 5 個(gè)狀態(tài) a、b、c、d、e 進(jìn)行化簡(jiǎn)，若有（b、c） 、（b、d）等效，則最簡(jiǎn)狀態(tài)表中只有（ ）個(gè)狀態(tài) a. 2 b. 3 c. 4 d. 5 7、某同步時(shí)序邏輯電路的最簡(jiǎn)狀態(tài)表中有 11 個(gè)狀態(tài)，則設(shè)計(jì)該電路最少需要

19、（ ）個(gè)觸發(fā)器。 a. 3 b. 4 c. 5 d. 15 三、化簡(jiǎn)邏輯函數(shù)（每小題三、化簡(jiǎn)邏輯函數(shù)（每小題 5 分，共分，共 10 分）分） 1、用代數(shù)法把函數(shù)fabababcdabcd化成最簡(jiǎn)與一或式 2、 用卡諾圖法把函數(shù)( . . . )(2,5,7,8,10,13)(0,3,14,15)f abc dmd化成最簡(jiǎn)或與式 四、分析題（每小題四、分析題（每小題 10 分，共分，共 20 分）分） 1、分析圖 1 所示組合邏輯電路 寫出輸出函數(shù)表達(dá)式 列出真值表 說(shuō)明電路功能 圖 1 2、分析圖 2 所示脈沖異步時(shí)序邏輯電路 寫出激勵(lì)函數(shù)表達(dá)式 作出狀態(tài)表和狀態(tài)圖 作出時(shí)間圖并說(shuō)明電路功能

20、（設(shè)初態(tài)y2y1=00） 1 1 a b 1 1 & f1 f2 f3 f4 & & & y2 y1 圖 2 11 五、設(shè)計(jì)題（每小題五、設(shè)計(jì)題（每小題 10 分，共分，共 20 分）分） 1、作出“1111”序列檢測(cè)器的 moore 模型原始狀態(tài)圖和狀態(tài)表，電路有一個(gè)串行輸入端 x，一個(gè)輸出端 z。當(dāng) x 輸入的隨機(jī)序列中出現(xiàn)連續(xù) 4 個(gè)或 4 個(gè)以上 1 時(shí)，輸出z 為 1，否則 z 為 0，其典型輸入輸出序列如下： 輸入 x：0 1 1 0 1 1 1 1 1 0 1 0 輸出 z：0 0 0 0 0 0 0 1 1 0 0 0 2、用 j-k 觸發(fā)器和適

21、當(dāng)?shù)倪壿嬮T設(shè)計(jì)一個(gè) mealy模型同步八進(jìn)制可逆計(jì)數(shù)器。電路有一個(gè)輸入 x，一個(gè)輸出 z。x=0 在時(shí)鐘脈沖作用下，作加 1 計(jì)數(shù)，x=1 作減 1 計(jì)數(shù)；輸出 z等于 1 表示進(jìn)位或借位。 （j-k 觸發(fā)器激勵(lì)表如下） ： 1nqq j k 0 0 0 1 1 0 1 1 0 d 1 d d 1 d 0 六、綜合應(yīng)用題六、綜合應(yīng)用題（每小題（每小題 10 分，共分，共 20 分）分） 1、用 pla 設(shè)計(jì)一個(gè)組合邏輯電路，該電路用于比較二個(gè)一位二進(jìn)制數(shù) a、b 的大小，產(chǎn)生大于（f1） 、小于（f2） 、等于（f3）三種比較結(jié)果 2、用四位二進(jìn)制同步可逆計(jì)數(shù)器 74193，七段顯示譯碼器 7

22、448，七段顯示器設(shè)計(jì)一個(gè)“秒”時(shí)鐘，循環(huán)顯示“09”秒。假設(shè)秒脈沖已設(shè)計(jì)好，可直接接到計(jì)數(shù)器的cp 端。 （寫出設(shè)計(jì)過(guò)程，說(shuō)明工作原理，畫出邏輯圖） 12 武武 漢漢 大大 學(xué)學(xué) 計(jì)計(jì) 算算 機(jī)機(jī) 學(xué)學(xué) 院院 數(shù)字邏輯數(shù)字邏輯期末考試試題（期末考試試題（a 卷）卷）參考答案參考答案 20072008 學(xué)年第二學(xué)期（學(xué)年第二學(xué)期（閉閉卷考試）卷考試） 一、解答一、解答（每空（每空 1 分，共分，共 16 分）分） 1. (11011.1)2、(1b.8)16 2. x補(bǔ)=1.0101 3. 奇數(shù) 4. 1 5. 0011 0100 0111 6. 高電平, 低電平, 高阻 7. 甲 8. ()

23、(),()()fab cdfab cd 9. 臨界競(jìng)爭(zhēng), 非臨界競(jìng)爭(zhēng) 10. 充電時(shí)間常數(shù) rc 11. 不是 二、解答二、解答（每小題（每小題 2 分，共分，共 14 分）分） 1. c 2.a 3.b 4.d 5. c 6.b 7.b 三、解答三、解答（每小題（每小題 5 分，共分，共 10 分）分） 1. ()fabababab cdababababcdababcd 2. 畫出函數(shù) f 的卡諾圖 解法 1 圈為 0 的項(xiàng)，直接寫出或一與式 () ()fbdbd 解法 2 先求f的最簡(jiǎn)與一或式。再對(duì)f求反即得 f 的最簡(jiǎn)或一與式 ()()fbdbdffbd bd 四、解答四、解答（每小題（

24、每小題 10 分，共分，共 20 分）分） 1. 寫出輸出函數(shù)表達(dá)式 1234fabfabfabfab d 0 0 1 0 1 1 0 d 1 d 0 1 0 d 1 00 01 11 10 00 01 11 10 ab cd 13 列其值表 a b f1 f2 f3 f4 0 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 功能：由其值表可見，每輸入一組二進(jìn)制碼時(shí)，與這個(gè)二進(jìn)制碼值相對(duì)應(yīng)的輸出線上將出現(xiàn)一個(gè)低電平為 0 的有效信號(hào)。故其功能是將二進(jìn)制碼按它原來(lái)的值譯成相應(yīng)的輸出信號(hào)，是一個(gè)二一四譯碼器，輸出低電平有效。 2. 寫出激勵(lì)函數(shù)表達(dá)式 2

25、211111tcydy ccp 作狀態(tài)轉(zhuǎn)換其值表 cp y2 y1 t2 c2 d1 c1 y2n+1 y1n+1 1 0 0 1 1 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 0 1 0 0 狀態(tài)表 電路功能：該電路是一個(gè)異步模四 （二位二進(jìn)制數(shù)）加 1 計(jì)數(shù)器。時(shí)間圖如下： 現(xiàn)態(tài) y2y1 次態(tài)1121nnyy cp=1 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 0 0 1 1 1 1 0 0 0 0 0 1 1 1 1 狀態(tài)圖 cp y2 y1 cp: 14 五、解答五、解答（每小題（每小題 10 分，共分，共

26、20 分）分） 1. 設(shè)初態(tài)為 a 2. 形成原始狀態(tài)圖和原始狀態(tài)表 確定激勵(lì)函數(shù)和輸出函數(shù) 原始狀態(tài)圖 a/0 b/0 d/0 c/0 0 1 1 1 1 e/1 1 0 0 0 0 x: 原始狀態(tài)表 現(xiàn)狀 狀態(tài) 輸出 x=0 x=1 a a b 0 b a c 0 c a d 0 d a e 0 e a e 1 現(xiàn)態(tài) y2y1y0 111210/nnnyyyz x=0 x=1 0 0 0 001/0 111/1 0 0 1 010/0 000/0 0 1 0 011/0 001/0 0 1 1 100/0 010/0 1 0 0 101/0 011/0 1 0 1 110/0 100/0

27、1 1 0 111/0 101/0 1 1 1 000/1 110/0 1/1 15 輸入 次態(tài) 輸出 激勵(lì) x y2 y1 y0 12ny 11ny 10ny z 22j k 1 1j k 00j k 0 0 0 0 0 0 1 0 0d 0d 1d 0 0 0 1 0 1 0 0 0d 1d d1 0 0 1 0 0 1 1 0 0d d0 1d 0 0 1 1 1 0 0 0 1d d1 d1 0 1 0 0 1 0 1 0 d0 0d 1d 0 1 0 1 1 1 0 0 d0 1d d1 0 1 1 0 1 1 1 0 d0 d0 1d 0 1 1 1 0 0 0 1 d1 d1 d

28、1 1 0 0 0 1 1 1 1 1d 1d 1d 1 0 0 1 0 0 0 0 0d 0d d1 1 0 1 0 0 0 1 0 0d d1 1d 1 0 1 1 0 1 0 0 0d d0 d1 1 1 0 0 0 1 1 0 d1 1d 1d 1 1 0 1 1 0 0 0 d0 0d d1 1 1 1 0 1 0 1 0 d0 d1 1d 1 1 1 1 1 1 0 0 d0 d0 d1 畫卡諾圖化簡(jiǎn) 21010100121021021010100111jxy yxy yjxyxyjzxy y yxy y ykxy yxy ykxyxyk 畫電路圖（略） 六、解答六、解答（每小題（

29、每小題 10 分，共分，共 20 分）分） 1. 列真值表求出 f1（大于） ，f2 (小于)，f3(等于)的最簡(jiǎn)與或表達(dá)式。 1fa b 2fa b 3fa ba b a b f1 f2 f3 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 00 01 11 10 00 d d 1 01 d d 11 1 d d 10 d d xy2 y1y0 j2 00 01 11 10 00 d 1 d 01 d d 11 d 1 d 10 d d xy2 y1y0 k2 16 畫 pla 的陣列圖 2. 先把 74193 設(shè)計(jì)成十進(jìn)制計(jì)數(shù)器，并用啟動(dòng)脈沖 ps將初態(tài) q

30、dqcqbqa清零，clr=qdqb,cpu接“秒”脈沖 cp, cpd接“1”。 把計(jì)數(shù)器的輸出狀態(tài) qdqcqbqa接 7448 的 a3a2a1a0， 并正確處理 7448 的輔助控制信號(hào)，1/1ltbi rbo 把 7448 的七段輸出端 ag接七段顯示器的輸入 ag。 qd qc qb qa d c b a & ps “秒”脈沖 cp “1” “1” “1” 1 “秒”時(shí)鐘邏輯電路圖 “1” a b a b f1 f2 f3 17 武漢大學(xué)計(jì)算機(jī)學(xué)院 數(shù)字邏輯期末考試試題（a 卷） 20082009 學(xué)年第二學(xué)期（閉卷考試） 班級(jí)： 學(xué)號(hào)： 姓名： 成績(jī)： （注：答案全部寫在

31、答題紙上） 一、填空題（每空 1 分，共 16 分） 1已知x補(bǔ)=1.1100，則x真值=（ ） ，x反=（ ） 。 2 （30.5）10=（ ）2=（ ）8=（ ）16。 3facbdc的反函數(shù)是（ ） ，對(duì)偶函數(shù)是（ ） 。 4余 3 碼 010010001011 對(duì)應(yīng)的十進(jìn)制數(shù)是（ ） 。 5有兩個(gè)相同型號(hào)的 ttl 與非門，甲的關(guān)門電平為 0.9v，乙的關(guān)門電平為 0.8v，試問(wèn)在輸入相同低電平時(shí)， （ ）的抗干擾能力強(qiáng)。 6集電極開路邏輯門（oc 門）的輸出端（ ）直接相連實(shí)現(xiàn)線與。 7 欲使 t 觸發(fā)器在 cp 脈沖作用下的次態(tài)與現(xiàn)態(tài)相反， 則 t 的取值應(yīng)為 （ ） 。 8脈沖異

32、步時(shí)序邏輯電路（ ）兩個(gè)或兩個(gè)以上輸入端同時(shí)為 1。 9優(yōu)先編碼器的多個(gè)輸入端（ ）同時(shí)輸入有效信號(hào)。 10可編程邏輯陣列 pla 的與陣列是（ ）編程的。 11若要消除函數(shù)( , ,)f a b cabac對(duì)應(yīng)的電路可能存在的險(xiǎn)象，則應(yīng)增加的冗余項(xiàng)是（ ） 。 12對(duì)完全確定狀態(tài)表中的 7 個(gè)狀態(tài) a、b、c、d、e、f、g 進(jìn)行化簡(jiǎn)，若有（a、b） ， （b、c） ， （e、f）等效，則最簡(jiǎn)狀態(tài)表中只有（ ）個(gè)狀態(tài)。 二、證明題（6 分） ()abacbc dabacd 三、化簡(jiǎn)題（每小題 5 分，共 10 分） 把下列函數(shù)化成最簡(jiǎn)與一或式： 1fabacbcabd； 2( , , ,)(

33、0,2,10,13,15)(5,7,8,11,14)f a b c dmd。 四、分析題（每小題 10 分，共 20 分） 1分析圖 1 所示組合邏輯電路 18 （1）寫出輸出函數(shù)表達(dá)式（3 分） （2）列出真值表（4 分） （3）說(shuō)明電路功能（3 分） 圖 1 2分析圖 2 所示電平異步時(shí)序邏輯電路 （1）寫出輸出函數(shù)和激勵(lì)函數(shù)表達(dá)式（3 分） （2）作出流程表（表中輸入變量按 x2x1順序排列） （3 分） （3）作出總態(tài)圖（4 分） 圖 2 五、設(shè)計(jì)題（每小題 12 分，共 24 分） 1作出同步時(shí)序邏輯電路“110”序列檢測(cè)器的 mealy模型原始狀態(tài)圖和狀態(tài)表。電路有一個(gè)串行輸入端

34、x，一個(gè)輸出端 z。當(dāng) x 輸入的序列中出現(xiàn)“110”時(shí)，輸出 z為 1，否則 z 為 0。其典型輸入輸出序列如下： 輸入 x：0 1 0 1 1 0 0 1 1 0 1 輸出 z：0 0 0 0 0 1 0 0 0 1 0 2用 j、k 觸發(fā)器和適當(dāng)?shù)倪壿嬮T設(shè)計(jì)能實(shí)現(xiàn)下列最簡(jiǎn)二進(jìn)制狀態(tài)表功能的同步時(shí)序邏輯電路。 現(xiàn)態(tài) y2 y1 12ny11/nyz jk 觸發(fā)器激勵(lì)表 x=0 x=1 1nqq j k 0 0 00/0 01/0 0 0 0 d 0 1 00/0 11/0 0 1 1 d 1 0 dd/d dd/d 1 0 d 1 1 1 00/0 11/1 1 1 d 0 19 六、綜合

35、應(yīng)用題（每小題 12 分，共 24 分） 1用四選一數(shù)據(jù)選擇器設(shè)計(jì)一個(gè)三變量奇數(shù)檢測(cè)電路，當(dāng)輸入的三個(gè)變量 a、b、c 中 1 的個(gè)數(shù)為奇數(shù)時(shí)，輸出 f 等于 1，否則 f 等于 0。 （用 ab 作地址選擇端） 2用 5g555 定時(shí)器和適當(dāng)?shù)碾娮桦娙輼?gòu)成的多諧振蕩器如下圖所示： 說(shuō)明電路的工作原理； （4 分） 畫出電容電壓 vc的充放電波形和輸出電壓 vo的振蕩波形； （4 分） 計(jì)算出矩形波的振蕩周期。 （4 分） 附：5g555 的電路結(jié)構(gòu)圖、引腳圖、功能表如下： 5g555 不外接控制電壓時(shí)的功能表 20 武漢大學(xué)計(jì)算機(jī)學(xué)院 數(shù)字邏輯期末考試（a 卷）參考答案 20082009 學(xué)

36、年第二學(xué)期（閉卷考試） 一、填空題（每空 1 分，共 16 分） 1x真值=0.0100，x反=1.1011。 2 （30.5）10=（11110.1）2=（36.4）8=（1e.8）16 3反函數(shù)()()fa c bdc，對(duì)偶函數(shù)()()fac bdc。 4 （158）10 5甲 6可以（允許） 71 8不允許 9可以（允許） 10可 11增加冗余項(xiàng)bc 124 二、證明題（6 分） abacbc dabacbcbcdabacbcdabacd 三、化簡(jiǎn)題（每小題 5 分，共 10 分） 1解：解： fb acacabdbacacabdacbbadacbadbacad 2解解：畫卡諾圖 最簡(jiǎn)與

37、一或式 fb db d 四、分析題（每小題 10 分，共 20 分） 1解答解答 21 （1）輸出函數(shù)表達(dá)式：123fabfababababfab （2）列真值表 輸入 輸出 a b f1 f2 f3 0 0 0 1 0 0 1 1 0 0 1 0 0 0 1 1 1 0 1 0 （3）功能說(shuō)明：該電路對(duì)二個(gè) 1 位二進(jìn)制數(shù) a、b 進(jìn)行比較，產(chǎn)生小于（f1） ，等于（f2）和大于（f3）三種比較結(jié)果。 2解答解答 （1）輸出函數(shù)和激勵(lì)函數(shù)表達(dá)式：211211zx xx yyx xx y（電路屬于 mealy模型） （2）流程表 二次狀態(tài) 激勵(lì)狀態(tài)/輸出狀態(tài) y/z y x2x1=0 0 0

38、1 1 1 1 0 0 0 /0 0 /0 1/1 0 /0 1 1 /1 0/0 1 /1 1 /1 （3）總整圖 五、設(shè)計(jì)題（每小題 12 分，共 24 分） 1解：解：設(shè)初態(tài)為 a，由題意得： 現(xiàn)態(tài) y 次態(tài)/輸出 x=0 x=1 a a/0 b/0 b a/0 c/0 c d/1 c/0 d a/0 b/0 22 2解解（1） ：列次態(tài)轉(zhuǎn)換真值表 （2）用卡諾圖化簡(jiǎn)得： 212jxykx 11jxkx 2zx y （3）討論當(dāng)電路進(jìn)入多余狀態(tài) 10 時(shí)，電路能否自啟動(dòng)。 可見電路能自啟動(dòng)。 （4）畫邏輯圖（略） 六、綜合應(yīng)用題（每小題 12 分，共 24 分） 1解解（1） ：設(shè)輸入變

39、量為 a、b、c，輸出為 f，列真值表如下： （2）寫輸出函數(shù)表達(dá)式：(1,2,4,7)fm （3）選 a、b 作地址端，確定輸入數(shù)據(jù) d0、d1、d2、d3。 d0=c、1dc 2dc、d3=c （4）畫邏輯圖 2解：解： 工作原理 當(dāng)合上電源瞬間，電容上的電壓不能突變，輸入 次態(tài) 激勵(lì) 輸出z x y2 y1 12ny 11ny j2 k2 j1 k1 0 0 0 0 0 0 d 0 d 0 0 0 1 0 0 0 d d 1 0 0 1 0 d d d d d d d 0 1 1 0 0 d 1 d 1 0 1 0 0 0 1 0 d 1 d 0 1 0 1 1 1 1 d d 0 0

40、1 1 0 d d d d d d d 1 1 1 1 1 d 0 d 0 1 x y2 y1 j2 k2 j1 k1 12ny 11ny z 0 1 0 0 1 0 1 0 0 0 1 1 0 0 0 1 0 1 1 0 輸入 輸出 a b c f 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 23 13cccvv，所以13thcctrvvv，輸出 vo=1，放電三極管截止，電源電壓經(jīng) r1、r2和電容 c 充電，vc逐步上升，當(dāng) vc上升到1233cccccvvv時(shí)，放電三極管仍然截止，v0仍然為 1，電路處

41、于第一個(gè)暫穩(wěn)態(tài)。當(dāng) vc繼續(xù)充電到23ccv時(shí)，此時(shí)13cctrvv，23thccvv，放電三極管開始導(dǎo)通，輸出 vo=0，電容經(jīng)過(guò) c、r2和放電三極管 t 放電，vc開始下降。當(dāng)cthtrvvv下降到1233cccccvvv時(shí)，輸出 v0仍為 0，電路處于第 二個(gè)暫穩(wěn)態(tài)。當(dāng) vc繼續(xù)放電下降到13cccvv時(shí)，vth就23ccv，13cctrvv，放電三極管又截止，輸出 v0又變到 1，又重復(fù)第一個(gè)暫穩(wěn)態(tài)，如此循環(huán)產(chǎn)生振蕩，輸出矩形波。 （2）電容電壓 vc的充放電波形和輸出電壓 vo的振蕩波形如下： （3）輸出矩形波的高電平時(shí)間 th是電容電壓 vc的充電時(shí)間，與12()rr c有關(guān)，即

42、12htfrrc或120.7htrr c。 輸出低電平的時(shí)間 tl為 vc的放電時(shí)間，與 r2c 有關(guān)。 即2()ltf r c或20.7ltr c 矩形波的振蕩周期 122whltttfrrcf r c 或 120.72whltttrr c 24 武漢大學(xué)計(jì)算機(jī)學(xué)院武漢大學(xué)計(jì)算機(jī)學(xué)院 20092010 學(xué)年第二學(xué)期學(xué)年第二學(xué)期 2009 級(jí)數(shù)字邏輯級(jí)數(shù)字邏輯 期未考試試卷期未考試試卷 a 卷卷 學(xué)號(hào) 班級(jí) 姓名 成績(jī) 一、填空題（每空 1 分，共 14 分） 1在數(shù)字電路和計(jì)算機(jī)中，只有（ ）和（ ）兩種符號(hào)來(lái)表示信息。 2時(shí)序邏輯電路由（ ）和（ ）組成。 3 （26.25）10（ ）2；

43、 （5b）16（ ）8 4 （305.1）10（ ）8421bcd=（ ）余3碼 5若 x-1010，則x補(bǔ)=（ ） 6ttl與非門的關(guān)門電平為 0.8v，開門電平為 1.9v，當(dāng)其輸入低電平為0.3v，高電平為 3.2v 時(shí)，其輸入低電平噪聲容限 vnl為（ ） ，輸入高電平噪聲容限 vnh為（ ） 。 7jk 觸發(fā)器的特征方程是（ ） 。 8bccaabf的反函數(shù)是（ ） ，對(duì)偶函數(shù)是（ ） 。 二、選擇題（每題 2 分，共 16 分） 從下面每題的四個(gè)答案中選擇唯一正確的答案填入括號(hào)中。 1能把緩變輸入信號(hào)轉(zhuǎn)換成矩形波的電路是（ ） 。 a單穩(wěn)態(tài)觸發(fā)器 b多諧振蕩器 c施密特觸發(fā)器 d邊

44、沿觸發(fā)器 2用 pla 進(jìn)行邏輯設(shè)計(jì)時(shí)，應(yīng)將邏輯函數(shù)表達(dá)式變換成（ ） 。 a與非與非式 b異或表達(dá)式 c最簡(jiǎn)與或式 d最簡(jiǎn)或與式 3在下列器件中，屬于時(shí)序邏輯電路的是（ ） 。 a計(jì)數(shù)器 b譯碼器 c數(shù)據(jù)選擇器 d全加器 4設(shè)計(jì)一個(gè)能存放 8 位二進(jìn)制代碼的寄存器，需要（ ）個(gè)觸發(fā)器。 a2 b3 c4 d8 25 5維持阻塞 d 觸發(fā)器是時(shí)鐘脈沖 cp 的（ ）觸發(fā)的。 a下降沿 b上升沿 c高電平 d低電平 6對(duì)完全給定原始狀態(tài)表中的 6 個(gè)狀態(tài) a、b、c、d、e、f 化簡(jiǎn)，若有（ab） 、 （bc） 、 （ef）等效，則最簡(jiǎn)狀態(tài)表中應(yīng)有（ ）個(gè)狀態(tài)。 a4 b6 c3 d5 7組合邏

45、輯電路的競(jìng)爭(zhēng)險(xiǎn)象是由（ ）引起的。 a電路有多個(gè)輸出 b電路中使用多種門電路 c電路中存在延遲 d電路不是最簡(jiǎn) 8在（ ）電路中，不允許兩個(gè)或兩個(gè)以上輸入信號(hào)同時(shí)發(fā)生變化。 a組合邏輯 b電平異步時(shí)序邏輯 c脈沖異步時(shí)序邏輯 d以上都不是 三、證明題（7 分） baab 四、化簡(jiǎn)題（7 分） 把函數(shù))15, 7 , 6 , 3()14,12,10, 4 , 1 ()(dmabcdf化成最簡(jiǎn)與一或式。 五、分析題（每小題 10 分，共 20 分） 1分析圖 1 所示由四選一多路選擇器構(gòu)成的組合邏輯電路。 寫出 f 的表達(dá)式 說(shuō)明電路邏輯功能 圖 1 圖 2 2分析圖 2 所示異步時(shí)序邏輯電路 寫

46、出激勵(lì)函數(shù)表達(dá)式 作出狀態(tài)表和狀態(tài)圖 畫出 cp、q3、q2、q1的波形圖 說(shuō)明電路功能 六、設(shè)計(jì)題（每小題 10 分，共 20 分） 1作出三位二進(jìn)制碼奇檢測(cè)器的 mealy 模型原始狀態(tài)圖和狀態(tài)表。 26 當(dāng)電路從串行輸入端 x 接收的每 3 位一組的二進(jìn)制代碼中有奇數(shù)個(gè) 1 時(shí)，輸出 z 為 1，否則 z 為 0。 2用 d 觸發(fā)器作存儲(chǔ)元件，設(shè)計(jì)能實(shí)現(xiàn)下列最簡(jiǎn)二進(jìn)制狀態(tài)表的同步時(shí)序邏輯電路。d 觸發(fā)器激勵(lì)表如下： 七、綜合應(yīng)用題（16 分） 用四位二進(jìn)制同步可逆計(jì)數(shù)器 74193 和八選一數(shù)據(jù)選擇器 74152 設(shè)計(jì)一個(gè)“01101011”序列發(fā)生器，循環(huán)產(chǎn)生該序列。序列中的最高位“0

47、”是序列的第一位。 （提示：首先把 74193 設(shè)計(jì)成八進(jìn)制計(jì)數(shù)器，用其計(jì)數(shù)狀態(tài)作八選一數(shù)據(jù)選擇器的地址端，用要產(chǎn)生的序列位作數(shù)據(jù)選擇器的數(shù)據(jù)輸入端） 附：各集成電路邏輯符號(hào) q qn+1 d 0 0 0 0 1 1 1 0 0 1 1 1 a1 a2 a0 g d0 d1 d2 d3 d4 d5 d6 d7 f 八選一 mux 74152 27 武漢大學(xué)計(jì)算機(jī)學(xué)院武漢大學(xué)計(jì)算機(jī)學(xué)院 20092010 學(xué)年第二學(xué)期學(xué)年第二學(xué)期 2009 級(jí)數(shù)字邏輯級(jí)數(shù)字邏輯 期末考試試題期末考試試題 a 卷參考答案卷參考答案 一、填空題一、填空題（每空（每空 1 分，共分，共 14 分）分） 10、1 2組合

48、電路，存儲(chǔ)電路 3 （11010.01）2； （223）8 4 （00110000 0101.0001）8421bcd （0110 0011 1000）余3碼 5x補(bǔ)=10110 60.5v，1.3v 7qkqjqn1 8)()(cbcabaf )()(cbcabaf 二、選擇題二、選擇題（每題（每題 2 分，共分，共 16 分）分） 1c 2d 3a 4d 5b 6 c 7 c 8b 三、證明題三、證明題（7 分）分） 可用真值表或代數(shù)法證 四、化簡(jiǎn)題四、化簡(jiǎn)題（7 分）分） dacdbadbf 五、分析題五、分析題（每小題（每小題 10 分，共分，共 20 分）分） 1 bababaabb

49、ababadabdbadbadbaf01103210 該電路實(shí)現(xiàn)異或邏輯功能 2 231qqj k1=1 cp1=cp 12qj 132qqk cp1=cp 133 kj cp3=q2 28 功能：異步七進(jìn)制加法計(jì)數(shù)器，能自啟動(dòng)。 六、設(shè)計(jì)題六、設(shè)計(jì)題（每小題（每小題 10 分，共分，共 20 分）分） 1參考 p158 圖 5.49 212122yxxxd 12221xxyxd 七、綜合應(yīng)用題七、綜合應(yīng)用題（16 分）分） 把 74193 設(shè)計(jì)成 8 進(jìn)制計(jì)數(shù)器，計(jì)數(shù)規(guī)律為 qdqcqbqa： 0000000100100011 0111011001010100 當(dāng) qdqcqbqa向 100

50、0 進(jìn)位時(shí)，強(qiáng)迫計(jì)數(shù)器產(chǎn)生清 0 信號(hào)，所以 clr=qd 用 qcqbqa作八選一數(shù)據(jù)選擇的地址選擇端 數(shù)據(jù)選擇器的輸入端 d0d7依次接入待產(chǎn)生序列的各位 01101011 設(shè)置工作啟動(dòng)按鈕，提供清 0 脈沖，cpu外接工作脈沖，cpd接“1” 邏輯圖如下： clr qd qc cpu qb cpd qa ld 1 “1” a2 a1 八選一 mux a0 g d0 d1 d2 d3 d4 d5 d6 d7 “0” f 啟動(dòng)脈沖 ps “1” cp 0 1 1 0 1 0 1 1 29 武漢大學(xué)計(jì)算機(jī)學(xué)院武漢大學(xué)計(jì)算機(jī)學(xué)院 20102011 學(xué)年第二學(xué)期學(xué)年第二學(xué)期 2010 級(jí)數(shù)字邏輯級(jí)

51、數(shù)字邏輯 期未考試試卷期未考試試卷（閉卷）（閉卷） a 卷卷（a 類）類） 一、填空題（每空 1 分，共 14 分） 1若 x=0.1011，則x補(bǔ)=（ ） 。 2 （10110.1）2=（ ）10=（ ）8=（ ）16 38421bcd 碼 100100010111 對(duì)應(yīng)的十進(jìn)制數(shù)是（ ） 。 4時(shí)序邏輯電路由（ ）和（ ）組成。 5f（abc）=abdc的反函數(shù)是（ ） ，對(duì)偶函數(shù)是（ ） 。 6欲使 jk 觸發(fā)器在 cp 有效跳沿作用下的次態(tài)與現(xiàn)狀相反，則 jk 的取值應(yīng)為（ ） 。 7一個(gè)矩形波信號(hào)從與非門輸入端傳到輸出端所延遲的時(shí)間叫（ ） 。 8消除組合邏輯電路競(jìng)爭(zhēng)險(xiǎn)象的常用方法有

52、（ ） 、 （ ） 、 （ ） 。 二、單項(xiàng)選擇題（每小題 2 分，共 16 分） 從下面每題的四個(gè)答案中，選擇唯一正確的答案代號(hào)填入括號(hào)內(nèi)。 1在一個(gè)給定的數(shù)字波形中，其周期為脈沖寬度的兩倍，則占空比為（ ） 。 a100% b200% c50% d150% 2具有三種輸出狀態(tài)的門是（ ） 。 a與門 b或門 coc 門 d三態(tài)門 3維持阻塞 d 觸發(fā)器是時(shí)鐘的（ ）觸發(fā)的。 a上升沿 b下降沿 c高電平 d低電平 4電平異步時(shí)序邏輯電路的分析工具是（ ） 。 a真值表、卡諾圖 b狀態(tài)表、狀態(tài)圖 c功能表、波形圖 d流程表、總態(tài)圖 5欲把正弦波變換為同頻率的矩形波，應(yīng)選擇（ ） 。 a多諧振

53、蕩器 b施密特觸發(fā)器 c單穩(wěn)態(tài)觸發(fā)器 dj-k 觸發(fā)器 6對(duì)完全給定狀態(tài)表中的 7 個(gè)狀態(tài) a、b、c、d、e、f、g 進(jìn)行化簡(jiǎn)，若有（a、b） ， （b、c） ， （e、f）等效，則最簡(jiǎn)狀態(tài)表中只有（ ）個(gè)狀態(tài)。 a4 b5 c3 d6 7用 pla 實(shí)現(xiàn)組合邏輯電路功能，通常要將函數(shù)表達(dá)式表示成（ ） 。 a最小項(xiàng)表達(dá)式 b最簡(jiǎn)與一或式 c最大項(xiàng)表達(dá)式 d一般或一與式 8下列集成電路芯片中， （ ）屬于時(shí)序邏輯電路。 a 計(jì)數(shù)器 74193 b 三-八譯碼器 74138 c 多路選擇器 74153 d 優(yōu)先編碼器 74148 三、化簡(jiǎn)題（8 分） 30 用卡諾圖把 f（abcd）=m（1，

54、3，13，15）d（6，9，11，14）化成最簡(jiǎn)與一或式。 四、分析題（每小題 12 分，共 24 分） 1分析圖示組合邏輯電路 （1）寫出輸出函數(shù)表達(dá)式 （2）列出真值表 （3）說(shuō)明電路功能 2分析圖示同步時(shí)序邏輯電路 （1）寫出激勵(lì)函數(shù)表達(dá)式 （2）作狀態(tài)表和狀態(tài)圖 （3）說(shuō)明電路功能 五、設(shè)計(jì)題（14 分） 用 t 觸發(fā)器設(shè)計(jì)一個(gè)異步二位二進(jìn)制（模四）加 1 計(jì)數(shù)器，該電路對(duì)輸入端 x 出現(xiàn)的脈沖進(jìn)行計(jì)數(shù)，當(dāng)收到第 4 個(gè)脈沖時(shí)，輸出 z 產(chǎn)生進(jìn)位（用 mealy 模型） 。t 觸發(fā)器激勵(lì)表如下： 六、綜合應(yīng)用題（每小題 12 分，共 24 分） 1用三-八譯碼器 74138 和適當(dāng)?shù)倪?/p>

55、輯門設(shè)計(jì)一個(gè)全加器電路（設(shè)被加數(shù)為ai，加數(shù) bi，低位進(jìn)位 ci-1，本位和 si，本位向高位進(jìn)位 ci） 。 2移位寄存器 74194 的引腳圖和邏輯圖如下： （1）說(shuō)明它的引腳名稱和功能。 （2）用 74194 和適當(dāng)?shù)倪壿嬮T設(shè)計(jì)一個(gè) 11101000（最先輸出右邊“0”位）序列發(fā)生器，循環(huán)產(chǎn)生該脈沖序列。 附圖： 31 武漢大學(xué)計(jì)算機(jī)學(xué)院武漢大學(xué)計(jì)算機(jī)學(xué)院 20102011 學(xué)年第二學(xué)學(xué)年第二學(xué)期期 2010 級(jí)數(shù)字邏輯級(jí)數(shù)字邏輯 期末考試試題期末考試試題 a 卷卷（a 類）類）參考答案參考答案 一、解答（每空 1 分，共 14 分） 1x補(bǔ)=1.0101 2 （22.5）10、 （26.4）8、 （