PCBEMC設計規(guī)范

1、55PCB EMC設計規(guī)范目錄 第一部分 布局 1 層的設置 1.1 合理的層數(shù) 1.1.1 Vcc、GND的層數(shù) 1.1.2 信號層數(shù) 1.2 單板的性能指標與成本要求 1.3 電源層、地層、信號層的相對位置 1.3.1 Vcc、GND 平面的阻抗以及電源、地之間的EMC環(huán)境問題 1.3.2 Vcc、GND 作為參考平面，兩者的作用與區(qū)別 1.3.3 電源層、地層、信號層的相對位置 2 模塊劃分及特殊器件的布局 2.1 模塊劃分 2.1 .1 按功能劃分 2 .1.2 按頻率劃分 2.1.3 按信號類型分 2.1.4 綜合布局 2.2 特殊器件的布局 2.2.1 電源部分 2.2.2 時鐘部

2、分 2.2.3 電感線圈2.2.4 總線驅(qū)動部分 2.2.5 濾波器件 3 濾波 3.1 概述 3.2 濾波器件 3.2.1 電阻 3.2.2 電感 3.2.3 電容 3.2.4 鐵氧體磁珠 3.2.5 共模電感 3.3 濾波電路 3.3.1 濾波電路的形式 3.3.2 濾波電路的布局與布線 3.4 電容在PCB的EMC設計中的應用 3.4.1 濾波電容的種類 3.4.2 電容自諧振問題 3.4.3 ESR對并聯(lián)電容幅頻特性的影響 3.4.4 ESL對并聯(lián)電容幅頻特性的影響 3.4.5 電容器的選擇 3.4.6 去耦電容與旁路電容的設計建議 3.4.7 儲能電容的設計 4 地的分割與匯接

3、60;4.1 接地的含義 4.2 接地的目的 4.3 基本的接地方式 4.3.1 單點接地 4.3.2 多點接地 4.3.3 浮地 4.3.4 以上各種方式組成的混合接地方式 4.4 關于接地方式的一般選取原則 4.4.2 背板接地方式 4.4.3 單板接地方式 第二部分    布線 1 傳輸線模型及反射、串擾 1.1 

4、;概述： 1.2 傳輸線模型 1.3 傳輸線的種類 1.3.1 微帶線（microstrip） 1.3.2 帶狀線（Stripline） 1.3.3嵌入式微帶線 1.4 傳輸線的反射 1.5 串擾 2 優(yōu)選布線層 2.1 表層與內(nèi)層走線的比較2.1.1 微帶線（Microstrip） 2.1.3 微帶線與帶狀線的比較 2.2 布線層的優(yōu)先級別 3 阻抗控制 3.1 特征阻抗的物理意義 3.1.1 輸入阻抗： 3.1.2 特征阻

5、抗 3.1.3 偶模阻抗、奇模阻抗、差分阻抗 3.2 生產(chǎn)工藝對對阻抗控制的影響 3.3 差分阻抗控制 3.3.1 當介質(zhì)厚度為5mil時的差分阻抗隨差分線間距的變化趨勢 3.3.2 當介質(zhì)厚度為13 mil時的差分阻抗隨差分線間距的變化趨勢 3.3.3 當介質(zhì)厚度為25 mil時的差分阻抗隨差分線間距的變化趨勢 3.4 屏蔽地線對阻抗的影響 3.4.1 地線與信號線之間的間距對信號線阻抗的影響 3.4.2 屏蔽地線線寬對阻抗的影響 3.5 阻抗控制案例 4 特殊信號的處理 5 過孔 5.1 過孔模型 5.1.1 過孔的數(shù)學模型 5.1.2 對過孔模型的影響因素5.2 過孔對信號傳導與輻射發(fā)射

6、影響 5.2.1 過孔對阻抗控制的影響 5.2.2 過孔數(shù)量對信號質(zhì)量的影響 6 跨分割區(qū)及開槽的處理 6.1 開槽的產(chǎn)生 6.1.1 對電源/地平面分割造成的開槽 6.2 開槽對PCB板EMC性能的影響 6.2.1 高速信號與低速信號的面電流分布 6.2.2 分地”的概念 6.2.3 信號跨越電源平面或地平面上的開槽的問題 6.3 對開槽的處理 6.3.1 需要嚴格的阻抗控制的高速信號線，其軌線嚴禁跨分割走線 6.3.2 當PCB板上存在不相容電路時，應該進行分地的處理 6.3.3 當跨開槽走線不可避免時，應該進行橋接 6.3.4 接插件（對外）不應放置在地層隔逢上 6.3.5 高密度接插件

7、的處理 6.3.6 跨“靜地”分割的處理 7 信號質(zhì)量與EMC 7.1 EMC簡介 7.2 信號質(zhì)量簡介 7.3 EMC與信號質(zhì)量的相同點 7.4 EMC與信號質(zhì)量的不同點7.5 EMC與信號質(zhì)量關系小結(jié) 第三部分 背板的EMC設計 1 背板槽位的排列 1.1 單板信號的互連要求 1.2 單板板位結(jié)構(gòu)1.2.1 板位結(jié)構(gòu)影響； 1.2.2 板間互連電平、驅(qū)動器件的選擇 2 背板的EMC設計 2.1 接插件的信號排布與EMC設計 2.1.1 接插件的選型 2.1.2 接插件模型與針信號排布 2.2 阻抗匹配 2.3 電源、地分配 2.3.1 電源分割及熱插拔對電源的影響 2.3.2 地分割與各種

8、地的連接 2.3.3屏蔽層 第四部分 射頻PCB的EMC設計 1 板材 1.1 普通板材 1.2 射頻專用板材 2 隔離與屏蔽 2.1 隔離 2.2 器件布局 2.3 敏感電路和強輻射電路 2.4 屏蔽材料和方法 2.5 屏蔽腔的尺寸 3 濾波 3.1 電源和控制線的濾波 3.2 頻率合成器數(shù)據(jù)線、時鐘線、使能線的濾波 4 接地 4.1 接地分類 4.2 大面積接地 4.3 分組就近接地 4.4 射頻器件接地 4.4 接地時應注意的問題 4.5 接地平面的分布 5 布線 5.1 阻抗控制 5.2 轉(zhuǎn)角 5.3 微帶線布線 5.4 微帶線耦合器 5.5 微帶線功分器 5.6 微帶線基本元件 5.

9、7 帶狀線布線5.8 射頻信號走線兩邊包地銅皮 6 其它設計考慮第一部分 布局 1 層的設置 在PCB的EMC設計考慮中，首先涉及的便是層的設置； 單板的層數(shù)由電源、地的層數(shù)和信號層數(shù)組成；電源層、地層、信號層的相對位置以及電源、地平面的分割對單板的EMC指標至關重要。 1.1 合理的層數(shù) 根據(jù)單板的電源、地的種類、信號密度、板級工作頻率、有特殊布線要求的信號數(shù)量，以及綜合單板的性能指標要求與成本承受能力，確定單板的層數(shù)；對于EMC指標要求苛刻（如：產(chǎn)品需認證CISPR16 CLASS B）而相對成本能承受的情況下，適當增加地平面乃是PCB的EMC設計的殺手锏之一。 1.1.1 Vcc、GND

10、的層數(shù) 單板電源的層數(shù)由其種類數(shù)量決定；對于單一電源供電的PCB，一個電源平面足夠了；對于多種電源，若互不交錯，可考慮采取電源層分割（保證相鄰層的關鍵信號布線不跨分割區(qū)）；對于電源互相交錯（尤其是象8260等IC，多種電源供電，且互相交錯）的單板，則必須考慮采用2個或以上的電源平面，每個電源平面的設置需滿足以下條件： 單一電源或多種互不交錯的電源； 相鄰層的關鍵信號不跨分割區(qū)；地的層數(shù)除滿足電源平面的要求外，還要考慮： 元件面下面（第2層或倒數(shù)第2層）有相對完整的地平面；高頻、高速、時鐘等關鍵信號有一相鄰地平面；關鍵電源有一對應地平面相鄰（如48V與BGND相鄰）。 1.1

11、.2 信號層數(shù) 在CAD室現(xiàn)行工具軟件中，在網(wǎng)表調(diào)入完畢后，EDA軟件能提供一布局、布線密度參數(shù)報告，由此參數(shù)可對信號所需的層數(shù)有個大致的判斷； 經(jīng)驗豐富的CAD工程師，能根據(jù)以上參數(shù)再結(jié)合板級工作頻率、有特殊布線要求的信號數(shù)量以及單板的性能指標要求與成本承受能力，最后確定單板的信號層數(shù)。 信號的層數(shù)主要取決于功能實現(xiàn)，從EMC的角度，需要考慮關鍵信號網(wǎng)絡（強輻射網(wǎng)絡以及易受干擾的小、弱信號）的屏蔽或隔離措施。 1.2 單板的性能指標與成本要求 面對日趨殘酷的通訊市場競爭，我們的產(chǎn)品開發(fā)面臨越來越大的壓力；時間、質(zhì)量、成本是

12、我們能否戰(zhàn)勝對手乃至生存的基本條件。對于高端產(chǎn)品，為了盡快將質(zhì)量過硬的產(chǎn)品推向市場，適當?shù)某杀驹黾釉谒y免；而對于成熟產(chǎn)品或價格壓力較大的產(chǎn)品，我們必須盡量減少層數(shù)、降低加工難度，用性價比合適的產(chǎn)品參與市場競爭。對于消費類產(chǎn)品，如，電視、VCD、計算機的主板一般都使用6層以下的PCB板，而且會為了滿足大批量生產(chǎn)的要求、嚴格遵守有關工藝規(guī)范、犧牲部分性能指標。1.3 電源層、地層、信號層的相對位置 1.3.1 Vcc、GND 平面的阻抗以及電源、地之間的EMC環(huán)境問題 （此問題有待深入研究、以下列出現(xiàn)有部分觀點，僅供參考） *電源、地平面存在自身的特性阻抗，電源平面的阻抗比地平面阻抗高； *為降

13、低電源平面的阻抗，盡量將PCB的主電源平面與其對應的地平面相鄰排布并且盡量靠近，利用兩者的耦合電容，降低電源平面的阻抗； *電源地平面構(gòu)成的平面電容與PCB上的退耦電容一起構(gòu)成頻響曲線比較復雜的電源地電容，它的有效退耦頻帶比較寬，（但存在諧振問題）。 1.3.2 Vcc、GND 作為參考平面，兩者的作用與區(qū)別 電源、地平面均能用作參考平面，且有一定的屏蔽作用；但相對而言，電源平面具有較高的特性阻抗，與參考電平存在較大的電位勢差；從屏蔽的角度，地平面一般均作了接地處理，并作為基準電平參考點，其屏蔽效果遠遠優(yōu)于電源平面； 在選擇參考平面時，應優(yōu)選地平面。 1.3.3 電源層、地層、信號層的相對位置

14、 對于電源、地的層數(shù)以及信號層數(shù)確定后，它們之間的相對排布位置是每一個EMC工程師都不能回避的話題； 單板 層的排布一般原則： a. 元件面下面（第二層）為地平面，提供器件屏蔽層以及為頂層布線提供參考平面； b. 所有信號層盡可能與地平面相鄰； c. 盡量避免兩信號層直接相鄰； d. 主電源盡可能與其對應地相鄰； e. 兼顧層壓結(jié)構(gòu)對稱。 對于母板的層排布，鑒于我司現(xiàn)有母板很難控制平行長距離布線，對于板級 工作頻率在50MHZ以上的（50MHZ以下的情況可參照，適當放寬），建議排布原則： a. 元件面、焊接面為完整的地平面（屏蔽）； b. 無相鄰平行布線層； c. 所有信號層盡可能與地平面相鄰

15、； d. 關鍵信號與地層相鄰，不跨分割區(qū)。 注：具體PCB的層的設置時，要對以上原則進行靈活掌握，在領會以上原則的基礎上，根據(jù)實際單板的需求，如：是否需要一關鍵布線層、電源、地平面的分割情況等，確定層的排布，切忌生搬硬套，或摳住一點不放。鑒于篇幅有限，本文僅列出一般原則，供大家參考。 以下為單板層的排布的具體探討： *四層板，優(yōu)選方案1，可用方案3。方案1 TOP GND POWER BOTTOM 此方案為現(xiàn)行四層PCB的主選層設置方案，在元件面下有一地平面，關鍵信號優(yōu)選布 TOP層；至于層厚設置，有以下建議： 滿足阻抗控制 芯板（GND到POWER）不宜過厚，以降低電源、地平面的分布阻抗；保

16、證電源平面的去藕效果； 為了達到一定的屏蔽效果，有人試圖把電源、地平面放在TOP、BOTTOM層，即采用方案2：此方案為了達到想要的屏蔽效果，至少存在以下缺陷： *電源、地相距過遠，電源平面阻抗較大 *電源、地平面由于元件焊盤等影響，極不完整 *由于參考面不完整，信號阻抗不連續(xù)  實際上，由于大量采用表貼器件，對于器件越來越密的情況下，本方案的電源、地幾乎無法作為完整的參考平面，預期的屏蔽效果很難實現(xiàn)；方案2使用范圍有限。但在個別單板中，方案2不失為最佳層設置方案。以下為方案2在XX產(chǎn)品的接口濾波板中的使用案例； 案例（特例）：在XX產(chǎn)品的接口濾波板XXX的設計過程中，出現(xiàn)

17、了以下情況： A，整板無電源平面，只有GND、PGND各占一個平面； B，整板走線簡單，但作為接口濾波板，布線的輻射必須關注； C，該板貼片元件較少，多數(shù)為插件。 分析： 1，由于該板無電源平面，電源平面阻抗問題也就不存在了； 2，由于貼片元件少（單面布局），若表層做平面層，內(nèi)層走線，參考平面的完整 性基本得到保證，而且第二層可鋪銅保證少量頂層走線的參考平面； 3，作為接口濾波板，PCB布線的輻射必須關注，若內(nèi)層走線，表層為GND、PGND，走線得到很好的屏蔽，傳輸線的輻射得到控制； 鑒于以上原因，在本板

18、的層的排布時，我們決定采用方案2，即：GND、S1、S2、PGND，由于表層仍有少量短走線，而底層則為完整的地平面，我們在S1布線層鋪銅，保證了表層走線的參考平面； 在傳輸XX產(chǎn)品的五塊接口濾波板中，出于以上同樣的分析，設計人員吳均決定采用方案2，同樣不失為層的設置經(jīng)典。 列舉以上特例，就是要告訴大家，要領會層的排布原則，而非機械照搬。 方案3： TOP GND POWER BOTTOM 此方案同方案1類似，適用于主要器件在BOTTOM布局或關鍵信號底層布線的情況；一般情況下，限制使用此方案； 六層板，優(yōu)選方案3，可用方案1，備用方案2、4 對于六層板，優(yōu)先考慮方

19、案3，優(yōu)選布線層S2，其次S3、S1。主電源及其對應的地布在4、5層，層厚設置時，增大S2-P之間的間距，縮小P-G2之間的間距（相應縮小G1-S2層之間的間距），以減小電源平面的阻抗，減少電源對S2的影響； 在成本要求較高的時候，可采用方案1，優(yōu)選布線層S1、S2，其次S3、S4，與方案1相比，方案2保證了電源、地平面相鄰，減少電源阻抗，但S1、S2、S3、S4全部裸露在外，只有S2才有較好的參考平面； 對于局部、少量信號要求較高的場合，方案4比方案3更適合，它能提供極佳的布線層S2。對于單電源的情況下，方案2比方案1減少了相鄰布線層，增加了主電源與對應地相鄰，保證了所有

20、信號層與地平面相鄰，代價是：犧牲一布線層； 對于雙電源的情況，推薦采用方案3，方案3兼顧了無相鄰布線層、層壓結(jié)構(gòu)對稱、主電源與地相鄰等優(yōu)點，但S4應減少關鍵布線； 方案4：無相鄰布線層、層壓結(jié)構(gòu)對稱，但電源平面阻抗較高；應適當加大3-4、5-6，縮小2-3、6-7之間層間距； 方案5：與方案4相比，保證了電源、地平面相鄰；但S2、S3相鄰，S4以P2作參考平面；對于底層關鍵布線較少以及S2、S3之間的線間竄擾能控制的情況下此方案可以考慮。*十層板：推薦方案2、3、可用方案1、4 方案3：擴大3-4與7-8各自間距，縮小5-6間距，主電源及其對應地應置于6、7層；優(yōu)選布線層S2、S3、S4，其次

21、S1、S5；本方案適合信號布線要求相差不大的場合，兼顧了性能、成本；推薦大家使用；但需注意避免S2、S3之間平行、長距離布線； 方案4：EMC效果極佳，但與方案3比，犧牲一布線層；在成本要求不高、EMC指標要求較高、且必須雙電源層的關鍵單板，建議采用此種方案；優(yōu)選布線層S2、S3, 對于單電源層的情況，首先考慮方案2，其次考慮方案1。方案1具有明顯的成本優(yōu)勢，但相鄰布線過多，平行長線難以控制；以上方案中，方案2、4具有極好的EMC性能，方案1、3具有較佳 的性價比； 對于14層及以上層數(shù)的單板，由于其組合情況的多樣性，這里不再一一列舉。大家可按照以上排布原則，根據(jù)實際情況具體分析。&

22、#160;以上層排布作為一般原則，僅供參考，具體設計過程中大家可根據(jù)需要的電源層數(shù)、布線層數(shù)、特殊布線要求信號的數(shù)量、比例以及電源、地的分割情況，結(jié)合以上排布原則靈活掌握；對于個別有爭議的內(nèi)容我們盡可能提供相關的實驗數(shù)據(jù)、案例，給予界定，在此之前，建議大家優(yōu)選推薦方案。 2 模塊劃分及特殊器件的布局 談PCB的EMC設計,不能不談PCB的模塊劃分及關鍵器件的布局。這一方面是某些頻率發(fā)生器件、驅(qū)動器、電源模塊、濾波器件等在PCB上的相對位置和方向都會對電磁場的發(fā)射和接收產(chǎn)生巨大影響，另一方面以上布局的優(yōu)劣將直接影響到布線的質(zhì)量。 2.1 模塊劃分

23、 2.1 .1 按功能劃分 各種電路模塊實現(xiàn)不同的功能，比如說時鐘電路；放大電路；驅(qū)動電路；A/D、D/A轉(zhuǎn)換電路；I/O電路、開關電源、濾波電路等等。 一個完整的設計可能包含了其中多種功能的電路模塊。在進行PCB設計時，我們可依據(jù)信號流向，對整個電路進行模塊劃分。從而保證整個布局的合理性，達到整體布線路徑短，各個模塊互不交錯，減少模塊間互相干擾的可能性。 2 .1.2 按頻率劃分 按照信號的工作頻率和速率可以對電路模塊進行劃分：高、中、低漸次展開，互不交錯。 2.1.3 按信號類型分

24、 按信號類型可以分為數(shù)字電路和模擬電路兩部分。 為了降低數(shù)字電路對模擬電路的干擾，使他們能和平共處、達到兼容狀態(tài)，在PCB布局時需要給他們定義不同的區(qū)域，從空間上進行必要的隔離，減小相互之間的耦合。對于數(shù)、模轉(zhuǎn)換電路，如A/D、D/A轉(zhuǎn)換電路，應該布放在數(shù)字電路和模擬電路的交界處，器件布放的方向應以信號的流向為前提，使信號引線最短，并使模擬部分的管腳位于模擬地上方，數(shù)字部分的管腳位于數(shù)字地上方。 2.1.4 綜合布局 電路布局的一個原則，就是應該按照信號流向關系，盡可能做到使關鍵的高速信號走線最短，其次考慮電路板的整齊、美觀。時鐘信號應盡可能短

25、，若時鐘走線無法縮短，則應在時鐘線的兩側(cè)加屏蔽地線。對于比較敏感的信號線，也應考慮屏蔽措施。 時鐘電路具有較大的對外輻射，會對一些較敏感的電路，特別是模擬電路產(chǎn)生較大的影響，因此在電路布局時應讓時鐘電路遠離其他無關電路；為了防止時鐘信號的對外輻射，時鐘電路一般應遠離I/O電路和電纜連接器。 低頻數(shù)字I/O電路和模擬I/O電路應靠近連接器布放，時鐘電路、高速電路和存儲器等器件常布放在電路板的最靠近里邊（遠離拉手條）的位置；中低速邏輯電路一般放在電路板的中間位置；如果有A/D、D/A電路，則一般放在電路板最中間的位置。 下面是一些基本要點： 1. 

26、區(qū)域分割，不同功能種類的電路應該位于不同的區(qū)域，如對數(shù)字電路、模擬電路、接口電路、時鐘、電源等進行分區(qū)。 2. 數(shù)、模轉(zhuǎn)換電路應布放在數(shù)字電路區(qū)域和模擬電路區(qū)域的交接處。 3. 時鐘電路、高速電路、存儲器電路應布放在電路板最靠近里邊（遠離拉手條）的位置；低頻I/O電路和模擬I/O電路應靠近HEAD頭布放。 4. 應該采用基于信號流的布局，使關鍵信號和高頻信號的連線最短，而不是首先考慮電路板的整齊、美觀。 5.功率放大與控制驅(qū)動部分遠離屏蔽體的局部開孔,并盡快離開本板。 6.晶振、晶體等就近對應的IC放置。 

27、;7.基準電壓源（模擬電壓信號輸入線、A/D變換參考電源）要盡量遠離數(shù)字信號。 2.2 特殊器件的布局 2.2.1 電源部分 在分散供電的單板上都要一個或者多個DC/DC電源模塊，加上與之相關的電路，如濾波，防護等電路共同構(gòu)成單板電源輸入部分。 現(xiàn)代的開關電源是EMI產(chǎn)生的重要源頭，干擾頻帶可以達到300MHz以上，系統(tǒng)中多個單板都有自己獨立的電源，但干擾卻能通過背板或空間傳播到其他的單板上，而單板供電線路越長，產(chǎn)生的問題越大，所以電源部分必須安裝在單板電源入口處。如果存在大面積的電源部分，也要求統(tǒng)一放在單板一測。下面是一個比較好的放

28、置方法，2.2.2 時鐘部分 時鐘往往是單板最大的干擾源，也是進行PCB設計時最需要特殊處理的地方。布局時一方面要使時鐘源離單板板邊（尤其是拉手條）距離盡量大，另一方面要使時鐘輸出到負載的走線盡量短。在布線部分中，我們提到對時鐘線要優(yōu)先考慮布內(nèi)層，并進行必要的匹配、屏蔽等處理。 2.2.3 電感線圈 線圈（包括繼電器）是最有效的接受和發(fā)射磁場的器件（在繼電器選型時應盡量考慮采用固態(tài)繼電器）。建議線圈放置在離EMI源盡量遠的地方，這些發(fā)射源可能是開關電源、時鐘輸出、總線驅(qū)動等。 線圈下方PCB板上不能有高速走線或敏感的控制線，如果不能避免，就一定要考慮線圈的方向問題，要使場強方向和線圈的平面平行

29、，保證穿過線圈的磁力線最少。 2.2.4 總線驅(qū)動部分 隨著系統(tǒng)容量越來越大，總線速率越來越高，總線驅(qū)動能力要求也越來越高，而總線數(shù)量同時大量增加，而總線匹配難以做到十分完美，所以一般總線驅(qū)動器（如16244）附近的輻射場強很高，在部分單板的測量過程中，我們總線驅(qū)動部分是時鐘之外的另一主要EMI源。 在布局上，要求總線驅(qū)動部分離單板拉手條的距離盡量遠，減小對系統(tǒng)外的輻射，同時要求驅(qū)動后信號到宿的距離盡量靠近。如下圖： 必要的時候可以考慮在大量的總線驅(qū)動部分加局部屏蔽體。 2.2.5 濾波器件 濾波措施是必不可少也是最常用的對策手段，原理設計中經(jīng)

30、常是注意到了很多的濾波措施，比如去耦電容、三端電容、磁珠，電源濾波，接口濾波等，但在進行PCB設計時，如果濾波器件的位置放置不當，那么濾波效果將大打折扣，甚至起不到濾波作用。濾波器件安裝的一般考慮是就近原則。例如： 去耦電容要盡量靠近IC的電源管腳； 電源濾波要盡量靠近電源輸入或電源輸出； 局部功能模塊的濾波要靠近模塊的入口； 對外接口的濾波（如磁珠等）要盡量靠近接插件等。 下面的圖給一個直觀的范例：3 濾波 3.1 概述 在PCB設計中，濾波既包括專門的信號濾波器的設計，也包括大量電源濾波電容的使用。 濾波是必不可少的：一方面，通過其它方式并不能完全抑制進出設備 的傳導噪聲，當電氣

31、信 號進出設備時，必須進行有效地濾波；另一方面，集成芯片的輸出狀態(tài)的變化或其它原因會使芯片供電電源上產(chǎn)生一定的噪聲，并影響該芯片本身或其它芯片的正常工作。 3.2 濾波器件 常用的濾波器件有很多種，包括電阻、電感、電容、鐵氧體磁珠等。 3.2.1 電阻 電阻不能單獨用來做濾波的用途，它一般與電容結(jié)合起來組成RC濾波網(wǎng)絡使用。 3.2.2 電感 電感的高、低頻特性如圖4所示。由于引線電阻（ESR）和寄生電容的存在，使電感存在一個自諧振頻率fc，電感在低于fc的頻率范圍內(nèi)表現(xiàn)為電感的特性，但在高于f

32、c的頻率范圍內(nèi)，則表現(xiàn)為電容的特性。這是在計算濾波器的插入損耗時需要尤其注意的地方。 3.2.3 電容 電容是在濾波電路中最為常用的器件。關于電容在后文中有詳細地描述。 3.2.4 鐵氧體磁珠 鐵氧體磁珠也是濾波常用的器件。用于電磁噪聲抑制的鐵氧體是一種磁性材料，由鐵、鎳、鋅氧化物混合而成，具有很高的電阻率，較高的磁導率（約為1001500）。鐵氧體磁珠串接在信號或電源通路上，用于抑制差模噪聲。當電流流過鐵氧體時，低頻電流可以幾乎無衰減地流過，但高頻電流卻會受到很大的損耗，轉(zhuǎn)變成熱量散發(fā)。鐵氧體磁珠可以等效為電阻與電感的串聯(lián)，但電阻值

33、與電感值都是隨頻率而變化的。 鐵氧體磁珠與普通的電感相比具有更好的高頻濾波特性。鐵氧體在高頻時呈現(xiàn)電阻性，相當于品質(zhì)因數(shù)很低的電感器，所以能在相當寬的頻率范圍內(nèi)保持較高的阻抗，從而提高高頻濾波效能。 3.2.5 共模電感 共模電感插入傳輸導線對中，可以同時抑制每根導線對地的共模高頻噪聲。通常的做法是把兩個相同的線圈繞在同一個鐵氧體環(huán)上，鐵氧體磁損較小，繞制的方法使得兩線圈在流過共模電流時磁環(huán)中的磁通相互疊加，從而具有相當大的電感量，對共模電流起到抑制作用，而當兩線圈流過差模電流時，磁環(huán)中的磁通相互抵消，幾乎沒有電感量，所以差模電流可以無衰減地通過。 3.3 濾波電路 3.3.1 濾波電路的形式

34、 在EMC設計中，濾波的作用基本上是衰減高頻噪聲，所以濾波器通常都設計為低通濾波器。 3.3.2 濾波電路的布局與布線 濾波電路在布局布線時必須嚴格注意。 （1） 濾波電路的地應該是一個低阻抗的地，同時不同的功能電路之間不能存在共地阻抗；（2） 濾波電路的輸入輸出不能相互交叉走線，應該加以隔離； （3） 在濾波電路的設計中，同時應該注意使信號路徑盡量短、盡量簡潔；盡量減小濾波電容的等效串聯(lián)電感和等效串聯(lián)電阻； （4） 接口濾波電路應該盡量靠近接插件。3.4 電容在PCB的EMC設計中的應用 3.4.1 濾波電容的種類 電容在PCB&#

35、160;的EMC設計中是使用最為廣泛的器件。電容按功能的不同可以分為三種： 去耦（Decouple）：打破系統(tǒng)或電路的端口之間的耦合，以保證正常的操作。 旁路（Bypass）：在瞬態(tài)能量產(chǎn)生的地方為其提供一個到地的低阻抗通路。是良好退耦的必備條件之一。 儲能（Bulk）： 儲能電容可以保證在負載快速變到最重時電壓不會下跌。 3.4.2 電容自諧振問題 我們用來濾波的電容器并不是理想的電容器，在系統(tǒng)中實際表現(xiàn)為理想電容與電感和電阻的串聯(lián)。 3.4.3 ESR對并聯(lián)電容幅頻特性的影響 阻抗的峰值與電

36、容器的ESR的值成反比，隨著單板設計水平與器件性能的提高， 并聯(lián)電容的阻抗的峰值將會隨著ESR的減小而增加，并聯(lián)諧振峰值的形狀與位置取決于PCB板的設計與電容的選擇。 有幾條原則應該了解： 1、隨著ESR的減小，諧振點的阻抗會減小，但反諧振點的阻抗會增大； 2、n個相同電容并聯(lián)使用時，最小阻抗可能小于ESR/n； 3、多個電容并聯(lián)時，阻抗并不一定發(fā)生在電容的諧振點； 4、對于給定數(shù)量的電容器，比較好的選擇是電容值在一個較大的范圍內(nèi)均勻展開，各個電容值的ESR適中；比較差的選擇是僅有少量的電容值，而且電容的ESR都非常小。 3

37、.4.4 ESL對并聯(lián)電容幅頻特性的影響 電容封裝和結(jié)構(gòu)不同，ESL也不同。 電容的ESL與電容值一起決定電容器的諧振點與并聯(lián)電容器的反諧振點的頻率范圍。在實際的設計中，應該盡量選用ESL小的電容器。 3.4.5 電容器的選擇 對于RF設計而言，陶瓷電容器、聚酯纖維電容器和聚苯乙烯薄膜電容器都是很好的選擇。 對于EMI濾波器來講，對電容器的介質(zhì)材料要求并不高，常見的X7R、Y5V和Z5U等松散介質(zhì)都是不錯的選擇；通常絕對的電容值、電容器的溫度系數(shù)、電壓變化系數(shù)等并不重要。 3.4.6 去耦電容與旁路電容的

38、設計建議 1、以供應商提供的產(chǎn)品資料上的自諧振特性為基礎選擇電容，使之符合設計的時鐘速率與噪聲頻率的需要。 2、在所需要的頻率范圍內(nèi)加盡可能多的電容。3、在盡可能靠近 IC每個電源管腳的地方，至少放一個去耦電容器，以減小寄生阻抗。 4、旁路電容與IC盡可能放在同一個PCB平面上。 5、對于多時鐘系統(tǒng)可以將電源平面作分割，對每一個部分使用一種正確容值的電容器，被狹縫分隔的電源平面將一部分的噪聲與其他部分的敏感器件分隔開來，同時提供了電 容值的分離； 6、對于時鐘頻率在一個較寬的范圍內(nèi)變化的系統(tǒng)，旁路電容的選擇甚為困難。一個較好

39、的解決方法是將兩個容值上接近2：1的電容并聯(lián)放置，這樣做可以提供一個較寬的低阻抗區(qū)，和一個較寬的旁路頻率。 3.4.7 儲能電容的設計 儲能電容可以保證在負載快速變到最重時供電電壓不會下跌。 儲能電容可分為板極儲能電容、器件級儲能電容兩種： A，板極儲能電容：保證負載快速變到最重時，單板各處供電電壓不會下跌。在高頻、高速單板（以及條件允許的背板），建議均勻排布一定數(shù)量的較大容值的鉭電容（1uf、10uf、22uf、33uf），以保證單板同一電壓的值保持一致。 B，器件級儲能電容： 保證負載快速變到最重時，器件周圍各處供電電壓

40、不會下跌。對于工作頻率、速率較高、功耗較大的器件，建議在其周圍排放14個較大容值的鉭電容（1uf、10uf、22uf、33uf），以保證器件快速變換時其工作電壓保持不變。 儲能電容的設計應該與去耦電容的設計區(qū)別開來。有以下設計建 議： 1、當單板上具有多種供電電壓時，對一種供電電壓儲能電容仍然只選用一種容值的電容器，一般選用表貼封裝的Tantalum電容（鉭電容），可以根據(jù)需要選擇10uf、22uf、33uf等； 2、不同供電電壓的芯片構(gòu)成一個群落，儲能電容在這個群落內(nèi)均勻分布。 4 地的分割與匯接 接地是抑制電磁干擾、提高

41、電子設備EMC性能的重要手段之一。正確的接地既能提高產(chǎn)品抑制電磁干擾的能力，又能減少產(chǎn)品對外的EMI發(fā)射。4.1 接地的含義 電子設備的“地”通常有兩種含義：一種是“大地”（安全地），另一種是“系統(tǒng)基準地”（信號地）。接地就是指在系統(tǒng)與某個電位基準面之間建立低阻的導電通路?！敖哟蟮亍本褪且缘厍虻碾娢粸榛鶞?，并以大地作為零電位，把電子設備的金屬外殼、電路基準點與大地相連接。把接地平面與大地連接，往往是出于以下考慮： A，提高設備電路系統(tǒng)工作的穩(wěn)定性； B，靜電泄放； C，為操作人員提供安全保障。 在交換、接入網(wǎng)等產(chǎn)品中，一般單板的拉手條

42、都通過拉手條的定位孔與保護地連接，以便靜電瀉放。 在做PON16的ESD實驗。由于DMU的拉手條沒有接PGND（本應金屬化處理的定位孔被誤設計成非金屬化孔，致使該板的拉手條并未接到保護地上）。故在機殼(局端或者遠端)的后面板進行靜電試驗(接觸放電和空氣放電)時，容易引起復位。更改焊盤設計，拉手條接PGND后，復位問題解決，ESD測試通過。 4.2 接地的目的 A，安全考慮，即保護接地； B，為信號電壓提供一個穩(wěn)定的零電位參考點（信號地或系統(tǒng)地）； C，屏蔽接地。 4.3 基本的接地方式 電子設備中有三種基

43、本的接地 方式：單點接地、多點接地、浮地。 4.3.1 單點接地 單點接地是整個系統(tǒng)中，只有一個物理點被定義為接地參考點，其他各個需要接地的點都連接到這一點上。 單點接地適用于頻率較低的電路中（1MHZ以下）。若系統(tǒng)的工作頻率很高，以致工作波長與系統(tǒng)接地引線的長度可比擬時，單點接地方式就有問題了。當?shù)鼐€的長度接近于1/4波長時，它就象一根終端短路的傳輸線，地線的電流、電壓呈駐波分布，地線變成了輻射天線，而不能起到“地”的作用。為了減少接地阻抗，避免輻射，地線的長度應小于1/20波長。在電源電路的處理上，一般可以考慮單點接地。對于我司大量采用的數(shù)

44、字電路，由于其含有豐富的高次諧波，一般不建議采用單點接地方式。 4.3.2 多點接地 多點接地是指設備中各個接地點都直接接到距它最近的地平面上，使接地引線的長度最短。 多點接地電路結(jié)構(gòu)簡單，接地線上可能出現(xiàn)的高頻駐波現(xiàn)象顯著減少，適用于工作頻率較高的（>10MHZ）場合。但多點接地可能會導致設備內(nèi)部形成許多接地環(huán)路，從而降低設備對外界電磁場的抵御能力。在多點接地的情況下，要注意地環(huán)路問題，尤其是不同的模塊、設備之間組網(wǎng)時。 地線回路導致的電磁干擾： 理想地線應是一個零電位、零阻抗的物理實體。但實際的地線本身既有電阻分量又有電抗分

45、量，當有電流通過該地線時，就要產(chǎn)生電壓降。地線會與其他連線（信號、電源線等）構(gòu)成回路，當時變電磁場耦合到該回路時，就在地回路中產(chǎn)生感應電動勢，并由地回路耦合到負載，構(gòu)成潛在的EMI威脅。 4.3.3 浮地 浮地是指設備地線系統(tǒng)在電氣上與大地絕緣的一種接地方式。 由于浮地自身的一些弱點，不太適合于我司一般的大系統(tǒng)中，其接地方式很少采用，在此不作詳細介紹。4.3.4 以上各種方式組成的混合接地方式 4.4 關于接地方式的一般選取原則： 對于給定的設備或系統(tǒng)，在所關心的最高頻率（對應波長為）入上，當傳輸線的長度L

46、0;入，則視為高頻電路，反之，則視為低頻電路。根據(jù)經(jīng)驗法則，對于 多點接地是指設備中各個接地點都直接接到距它最近的地平面上，使接地引線的長度最短。 多點接地電路結(jié)構(gòu)簡單，接地線上可能出現(xiàn)的高頻駐波現(xiàn)象顯著減少，適用于工作頻率較高的（>10MHZ）場合。但多點接地可能會導致設備內(nèi)部形成許多接地環(huán)路，從而降低設備對外界電磁場的抵御能力。在多點接地的情況下，要注意地環(huán)路問題，尤其是不同的模塊、設備之間組網(wǎng)時。 地線回路導致的電磁干擾： 理想地線應是一個零電位、零阻抗的物理實體。但實際的地線本身既有電阻分量又有電抗分量，當有電流通過該地線時，就要產(chǎn)生電壓降

47、。地線會與其他連線（信號、電源線等）構(gòu)成回路，當時變電磁場耦合到該回路時，就在地回路中產(chǎn)生感應電動勢，并由地回路耦合到負載，構(gòu)成潛在的EMI威脅。 4.3.3 浮地 浮地是指設備地線系統(tǒng)在電氣上與大地絕緣的一種接地方式。 由于浮地自身的一些弱點，不太適合于我司一般的大系統(tǒng)中，其接地方式很少采用，在此不作詳細介紹。 4.3.4 以上各種方式組成的混合接地方式 4.4 關于接地方式的一般選取原則： 對于給定的設備或系統(tǒng)，在所關心的最高頻率（對應波長為）入上，當傳輸線的長度L 入，則視為高頻電路，反之

48、，則視為低頻電路。根據(jù)經(jīng)驗法則，對于 接對應的地）。 在電源、地的分割方面要注意切斷EMI通過參考平面從初級竄到次級的途徑，尤其是在濾波器、共模線圈、磁珠等器件的分割處理上。  第二部分    布線 1 傳輸線模型及反射、串擾 1.1 概述： 在高速數(shù)字電路PCB設計中，當布線長度大于20分之一波長或信號延時超過6分之一信號上升沿時，PCB布線可被視為傳輸線。傳輸線有兩種類型:微帶線和帶狀線。與EMC設計有關的傳輸線特性包括：特征阻抗、傳輸延遲、固有電容和固有電感。

49、反射與串擾會影響信號質(zhì)量，同時從EMC的角度考慮，也是EMI的主要來源。 1.2 傳輸線模型 關于傳輸線的分布參數(shù)模型在CAD室信號質(zhì)量控制流程等資料中已有詳盡介紹，此處從略。 1.3 傳輸線的種類 1.3.1 微帶線（microstrip） 定義：與參考平面相鄰的表層布線。 1.3.2 帶狀線（Stripline） 定義：在兩參考平面之間的PCB布線  傳輸過程中的任何不均勻(如阻抗變化、直角拐角)都會引起信號的反射，反射的結(jié)果對模擬信號（正弦波）是形成駐波，對數(shù)

50、字信號則表現(xiàn)為上升沿、下降沿的振鈴和過沖。這種過沖一方面形成強烈的電磁干擾，另一方面對后級輸入電路的保護二極管造成損傷甚至失效。 一般而言，過沖超過0.7V就應采取措施。在下面的圖中，信號源阻抗、負載阻抗是 造成信號來回反射的原因。 由于反射而在信號的上升沿和下降沿引起上沖、下沖和振鈴，這些過沖和振鈴不僅影響信號的完整性，而且是主要的EMI發(fā)射源。 1.5 串擾 由于在相鄰PCB布線之間存在寄生電容CSV，高頻信號會通過CSV引起互相 干擾，在一路有脈沖信號通過時，另一路上在脈沖的上升沿和下降沿位置有干擾脈沖出現(xiàn)，這就是PC

51、B布線間的串擾。串擾一方面影響信號質(zhì)量，同時串擾脈沖也是EMI的主要發(fā)射源。     影響傳輸線間串擾的因數(shù)有：耦合長度L、源端、負載端的輸入、輸出阻抗，介電常數(shù)，傳輸線的寬度W、厚度T，與參考平面的高度H（換個角度： 分布電容 CSV、寄生電容 Cti、耦合電感L） 2 優(yōu)選布線層 對于時鐘、高頻、高速、小、弱信號而言，選擇合適的布線層相當重要,對于那些高速總線，其布線層的選擇一樣不能忽視；1.3.3嵌入式微帶線 1.4 傳輸線的反射讓我們先對表層與內(nèi)層的走線（即

52、微帶線與帶狀線）進行一些比較 2.1 表層與內(nèi)層走線的比較 注：微帶線和帶狀線已在上一章中介紹過，為方便閱讀，此處再次附上。 2.1.1 微帶線（Microstrip） 定義：與參考平面相鄰的表層布線。 2.1.3 微帶線與帶狀線的比較 微帶線與帶狀線的比較： 1，微帶線的傳輸延時比帶狀線低（38 .1(ps/inch)）； 2，在給定特征阻抗的情況下，微帶線的固有電容比帶狀線??； 3，微帶線位于表層，直接對外輻射；帶狀線位于內(nèi)層，有參考平面屏蔽； 4，微

53、帶線可視，便于調(diào)試；帶狀線不可視，調(diào)試不便； 考慮到參考平面的屏蔽作用，現(xiàn)有測試數(shù)據(jù)表明微帶線的輻射比帶狀線大20DB左右。 我們知道，EMI的對外傳播途徑主要有傳導和輻射兩種；對于傳輸線而言，這兩種途徑也 同樣存在； 對于帶狀線，由于其夾在兩平面之間，其輻射途徑得到較好的控制，其主要對外傳播途徑為傳導，即我們需要重點考慮的是其供電過程中的電源、地的紋波以及與相鄰走線之間的竄擾。 而對于微帶線，除具有帶狀線的傳導途徑外，其自身對外的輻射對我們的EMC指標至關重要；當然，并非所有表層的走線的輻射都值得我們關注，在稍后特殊信號的處理一章里，我們對主

54、要輻射信號的種類將加以探討； 從EMC的角度，我們需要對以下兩種布線加以關注： 1，強輻射信號線（高頻、高速，尤以時鐘線為甚），對外輻射； 2，小、弱信號以及對外界干擾非常敏感的復位等信號，易受干擾； 對于這兩類線，我們必須給予充分的關注，在情況允許的前提下，建議考慮內(nèi)層布線；并擴大他們與其他布線的間距，甚至加屏蔽地線進行隔離； （至于有那些布線需要我們特殊關注，在特殊信號處理一章，我們會有較深入的探討）。 注：一般而言，器件自身的輻射指標因素在器件設計過程中已考慮，我們假定器件自身已滿足輻射指標（特殊器件會有其對應的屏蔽等解決措施）

55、，這里，我們主要考慮的是傳輸線的對外輻射。 對比Simense、Motorola的同類PCB板，我們可發(fā)現(xiàn)其表層很少布線，埋盲孔的使用，保證了參考平面的完整性，也為表層的屏蔽效果提供了保證；而我司目前出于成本的考慮以及尚未對單板的EMI輻射引起足夠的重視，因而表層布線相當普遍，甚至超過內(nèi)層的布線密度。鑒于我司現(xiàn)有的PCB設計周期，普通CAD工程師很難對單板的信號有個全面的了解。 從交換產(chǎn)品巴西項目的EMC測試情況來看，一些頻率、速率并不高的時鐘等信號線，其對外輻射指標遠遠超過其他信號線的輻射，從EMC的角度，建議關鍵信號（尤其是時鐘信號，具體種類后文有說明）優(yōu)先考慮內(nèi)層布線

56、，其他信號（尤其對其輻射情況不明了的信號）盡可能考慮內(nèi)層布線；整板輻射基線較高的PCB板，應考慮采用表層屏蔽或單板加屏蔽罩等處理方式。 2.2 布線層的優(yōu)先級別 A，優(yōu)先考慮內(nèi)層； B，優(yōu)先考慮無相鄰布線層的層，或雖有相鄰布線層，但相鄰布線層對應區(qū)域下無 走線； C，內(nèi)層布線優(yōu)先級別，L > L > L ；(即優(yōu)選地作參考平面) D，確保關鍵走線未跨分割區(qū)的布線層； PCB的設計需要綜合考慮功能實現(xiàn)、成本、EMC、工藝、美觀等多種因素，在優(yōu)選布線層上，沒

57、有一成不變的原則。以上建議作為一般指導原則，僅供大家在進行PCB設計時參考。CAD工程師的價值也就在于在多種因素中，折衷考慮，找到最佳解決途徑。 例如：在布局部分第一章關于十層板有如下層排布方案：在方案1里，由于S2、S3均在內(nèi)層，且夾在兩地平面之間，在布關鍵信號時，我們首先考慮S2、S3，并保證層間無平行長線（關鍵網(wǎng)絡）；S4、S5與S2、S3基本相同，但夾在電源、地平面之間，根據(jù)我們現(xiàn)有掌握的情況，電源、地平面之間的EMC環(huán)境差于兩地平面之間的EMC環(huán)境，因而S4、S5的優(yōu)先級別低于S2、S3，由于S5以阻抗較低的G3作參考平面，其優(yōu)先級別略高于S4；S1、S6同為表層布線，一般

58、而言，表層（TOP）由于器件PIN密度高于底層（BOTTOM），兩者之間，我們優(yōu)先考慮S6；即，方案一的布線優(yōu)先級別為：S2=S3>S5>S4>S6>S1; 注：以上未考慮到電源、地平面的分割情況，實際情況因分割因素可能有所出入。 同樣分析，方案2的布線優(yōu)先級別：S2=S3>S4>S5>S1; 方案3的布線優(yōu)先級別：S2=S3=S4>S5>S1; 方案4的布線優(yōu)先級別：S2=S3=S4>S1; 3 阻抗控制 3.1 特征阻抗的物理意義 3.1.1

59、 輸入阻抗： 在集總電路中，輸入阻抗是經(jīng)常使用的一個術語，它的物理意義是：從單口網(wǎng)絡看進去的電壓和電流的比值。 輸入阻抗: Zin = U/i。 3.1.2 特征阻抗  對于PCB 來說每一段走線都有特定的阻抗值，走線電感是引起PCB 上射頻輻射的重要因素之一。甚至于從芯片硅芯到安裝焊盤之間的引線電感也會引起可觀的射頻電勢，尤其是電路板上的細長走線會有較大的引線電感。通常如果有射頻電壓加在一段阻抗上就會有相應的射頻電流流過，就會引發(fā)電磁干擾。 隨著信號傳輸速率越來越

60、高，PCB走線已經(jīng)表現(xiàn)出傳輸線的性質(zhì)，在集總電路中視為短路線的連線上在同一時刻的不同位置的電流電壓已經(jīng)不同，所以不能用集總參數(shù)來表示，必須采用分布參數(shù)來處理。 3.1.3 偶模阻抗、奇模阻抗、差分阻抗 當兩根傳輸線比較靠近時他們之間會存在耦合，耦合會使傳輸線的特征阻抗發(fā)生改變，引出一個有效特征阻抗的概念。我們首先從感性上進行存在耦合時研究有效特征阻抗的計算方法。 3.2 生產(chǎn)工藝對對阻抗控制的影響 生產(chǎn)工藝對阻抗的影響很大，首先理論上講，通過連續(xù)的調(diào)節(jié)介質(zhì)的厚度可以得到連續(xù)變化的阻抗控制，但這在PCB生產(chǎn)廠家是難以達到的，因為目前國內(nèi)

61、的生產(chǎn)廠家一般采用層壓成板的生產(chǎn)方式，所以各層的介質(zhì)厚度分為很多的規(guī)格，而不是連續(xù)變化的。目前，絕大多數(shù)PCB生產(chǎn)廠家的PCB采用兩種介質(zhì)：芯材和半固化片，芯材和半固化片的交替疊加構(gòu)成PCB板. 芯材是兩面附有銅箔的介質(zhì)，即一個簡單的雙面板。芯材有以下10幾種規(guī)格：0.1mm、 0.2mm、0.3mm、0.4mm、0.5mm、0.6mm、0.7mm、0.8mm、0.9mm、1.0mm、1.2mm、1.5mm、 1.6mm、2.0mm、2.4mm。 注意：在進行阻抗控制的時候，一定要考慮到芯材的厚度中是否包含了銅箔的厚度。 半固化片有1080、2

62、116、7628等三種規(guī)格，應至少選擇兩片以上的半固化片進行組合。由于半固化片在層壓期間，會出現(xiàn)流稀的現(xiàn)象，使得介質(zhì)的厚度變薄。應當注意計算阻抗時對于走線層銅箔層壓時會嵌入介質(zhì)中，平面層不受影響。 由以上阻抗的物理意義可以看到，阻抗是由PCB走線的自感、自容以及互感、互容決定的，而這些PCB的寄生參數(shù)又與板材和PCB生產(chǎn)廠家的加工工藝密切相關。所以生產(chǎn)廠家的加工工藝直接影響著阻抗的控制精度。按照理論分析，同一條PCB走線上的阻抗應該是一致的，但由于線的各處線寬、介質(zhì)厚度受加工工藝的影響存在偏差，從而使得線各點的阻抗不一致。 微帶線相對于帶狀線來說，更易于向外輻射與受到干擾，

63、因此對于關鍵信號線如時鐘、低位地址等周期性較強的信號線應走帶狀線的形式，并且保持阻抗的連續(xù)性。 3.3 差分阻抗控制 我們平時所說的差分阻抗是奇模阻抗的兩倍?，F(xiàn)在研究差分線之間的間距對差分阻抗的影響?？偟膩碚f，隨著差分線之間距離的增大，差分線之間的耦合逐漸變?nèi)酰瑢材８蓴_的抑制作用會減弱，阻抗變化的程度和信號線到地平面之間的距離有很大關系。現(xiàn)在研究以下三 種介質(zhì)厚度下，差分阻抗隨信號間距的變化趨勢。 3.3.1 當介質(zhì)厚度為5mil時的差分阻抗隨差分線間距的變化趨勢 信號線到地平面之間的距離較小時PCB走線的大部分磁力線通過地板進行耦合，所以兩個信號線之間的耦合相對較弱，信號線之間的間距對奇模阻抗的影響較弱。&#