ADF4360-7壓控振蕩器

1、51 文檔網(wǎng) Http:/ 為您整理通信原理課程設(shè)計課程名稱：基于 ADF4360-7的集成整形N合成器的壓控振蕩器指導老師：專 業(yè)：班 級：姓 名：學 號：摘要：ADF4360-7是一款整合了整形 N合成器的壓控振蕩發(fā)生器 （VCO）°ADF4360-7的中心頻率是由外部傳感器進行設(shè)定的。其允許頻率范圍從350MHz到1800MHz另外可以選擇使用 2分頻，則用戶接受的射頻輸出信號頻率范圍在175MHz至ij 900MHz全部片內(nèi)寄存器都是由一個簡單的3線接口來控制的。設(shè)備操作電壓范圍從 3.0V到3.6V并且在不使用時可以隨時關(guān)閉。Abstract:The ADF4360-7 i

2、s an integrated integer-N synthesizer and voltage controlled oscillator (VCO). The ADF4360-7 center frequency is set by external inductors. This allows a frequency range of between 350 MHz to1800 MHz. In addition, a divide-by-2 option is available, whereby the user receives an RF output of between 1

3、75 MHz and 900 MHz. Control of all theon-chip registers is through a simple 3-wire interface. The deviceoperates with a power supply ranging from 3.0 V to 3.6 V and can be powered down when not in use.關(guān)鍵詞： 壓控振蕩器、合成器、頻率、結(jié)構(gòu)、功能Key words: VCQ synthesizer 、frequency、configuration 、function目錄集成整形N合成器的壓控振蕩

4、器 5芯片特性 5應(yīng)用范圍技術(shù)規(guī)范 6時序特性 7極限工作范圍 8管腳結(jié)構(gòu)和功能描述 9典型工作特性 11電路說明 17參考輸入部分 17比例器 17A,B計數(shù)器 17R計數(shù)器 18PFD和 CHARGE PUMP 18MUXOUT LOCK DETECT 19輸入轉(zhuǎn)換寄存器 20壓控振蕩器 VCO 20鎖存器結(jié)構(gòu) 23開機 26控制寫入 28N計數(shù)器寫入 30R計數(shù)器寫入 30ADF4360-7 的應(yīng)用 32外觀尺寸 39第49頁 共40頁集成整形N合成器的壓控振蕩器3帆DATAUE=Or3EToADF43W7MULTIPLEXER2J-BIT DATA REGISTER24-BURJMCT

5、1OT LATCHLOCK DETECTDtVSELrJvco COREq hflUJOJTQ CPyvwcoVTUNEL1L2QCwWoutAA AFourBOUTPUT STAGEYOO-WhP06MDCPGMD芯片特性：輸出頻率范圍：350MHz至ij 1800MHz2分頻輸出電源 3.0V 至 ij 3.6V邏輯兼容1.8V*整形N合成器可編程雙模比例器 8/9 ,16/17可編程輸出電平三線接口邏輯鎖與數(shù)字鎖檢測硬件及軟件關(guān)閉模式應(yīng)用范圍：有線電視設(shè)備手持無線通信（DECT, GSM, PCS, DCS, WCDMA泗U試設(shè)備；無線局域網(wǎng);技術(shù)規(guī)范：AVDd = DV DD= V V

6、CO = 3.3 V ± 10%;AGND = DGND = 0 V ; TA = T min to T max表1參數(shù)B力柔單位注釋輸入頻率10/250MHzmin/maxf<10M即用直流耦合CMOS咨萬 波，轉(zhuǎn)換速率>21 V/ s輸入靈敏度0.7/ AXDD0 AXDDV p-p min/maxV max直流電偶5.0pF maxCMOS 容輸入電容 輸入電流+ 100ii A max鑒相器鑒相器頻率28MHzmax充電泉耗盡層溝/源極3 最大電流2.5mA最大 Rset = 4.7 k ?最小電流0.312mARest取值范圍2.7/10k?漏泄電流ICP30.

7、2nA1.25 V < VCP < 2.5 V耗盡層與電流匹配2%1.25 V < VCP < 2.5 VIC嗎VC聯(lián)系1.5%IC嗎溫度關(guān)系2%邏輯商人 高壓輸入1.5V min低壓輸入0.6V max輸入電流IINH/I INL+ 1p, A max輸入電容Cin3.0pF max邏輯輸出VOHB出為1電壓DXDD 0.4VminCMOS出選擇IOHB出為1電流500p, A maxVOL輸出為0電壓0.4V maxI ol = 500 g A電源AXDD3.0/3.6Vmin/V maxDXDDADDVVCOADDAIDD410mADIDD42.5mAIVCO52

8、4.0mAI core= 15 mA.IROIT 43.5 11.0mA射頻輸出級可編程睡眠狀態(tài)47g A射頻輸出特性5VCCB出頻率2050/2450MHzmin/maxI core= 15 mAVCCM敏度50MHzV鎖定時間6400g s內(nèi)部最終頻率10HZ頻率推移（開環(huán)）6MHz/V頻率牽引（開環(huán)）15kHz第二諧波含量-19dBc第三諧波含量-37dBc輸出功率57-13/-4dBm在3分貝梯級鋸臺可編程，輸出功率偏差+ 3dB和諧負荷參見輸出功率匹配一節(jié)VC朋諧范圍1.25/2.50Vmin/max噪聲特性5合成器相位噪聲電平8-111dBc/Hz100kHz載波電流偏移量-133

9、dBc/Hz1MHZ波電流偏移量-141dBc/Hz3MHZ波電流偏移量合成器固有噪聲電平9-147dBc/Hz10MH祓波電流偏移量-172dBc/HzPFD25kHz-163dBc/HzPFD200kHz頻帶內(nèi)的相位噪聲101-147dBc/HzPFD8MHZRMSI成相位誤差12-85dBc/Hz1kHZ載波電流偏移量PFDW 生彳t 號 11,130.56度100HZ 100kHZ用MTLD言號做解鎖電平-65/-48dBc/ dB1 .工作溫度范圍-40 °C to +85 ° C2 .設(shè)計保證符合樣值1.1 CP內(nèi)部參數(shù)使整個頻率范圍保持環(huán)路增益不變4 . Ta

10、= 25 C; AVdd = DVdd = Vvco = 3.3 V ; P = 325 .這些特征是為了保證 VCOC心電流=15mA6 .變頻范圍1.45G 1.75G,PFD頻率200kHZ,環(huán)路帶寬10kHz7 . Vvc晶50?負載電阻8 . VCO1噪聲在開環(huán)下測量9 .合成器固有噪聲通過測量 VC滯內(nèi)的相位噪聲車出功率減去 20logN（N為對頻率的分頻值）10 .相位噪聲符合EVAL-adf4360-xEB1和HP8562曲譜分析儀，頻譜分析儀用來測量合成器輸出，偏移頻率=1kHz11 . f REFIN=10 MHz; fPFD =200kHz; N=8000;環(huán) B/W=1

11、0kHz12 . f refiN=10 MHz; f pfD=1MHz N=1600;環(huán) B/W=25kHz13 .寄生信號符合EVAL-adf4360-xEB1和HP8562曲譜分析儀，頻譜分析儀用來測量合成器輸出，f REFOUT= 10 MHz時序特性AVDd = DVdd= Vvco = 3.3 V ± 10%; AGND = DGND = 0 V 1.8 V and 3 V logic levels usedTa = T MIN to T MAX表2參數(shù)限制在TminTmax（B方 案）單位試驗條件/注釋t120ns minLE建立時間t210ns min數(shù)據(jù)時鐘建立時間t

12、 310ns min數(shù)據(jù)時鐘保持時間t425ns min時鐘高電平持續(xù)時間t 525ns min時鐘低電平持續(xù)時間t610ns minLE時鐘建立時間t 720ns minLE脈沖寬度極限工作范圍Ta = 25。C,其它另做說明參數(shù)取值范圍avddgnD1-0.3 V +3.9 V-0.3 V +0。3 VAVDDDVDD-0.3 V +3.9 VVVCO0ND-0.3 V+0.3VVVCOAVDD-0.3V VDD+ 0.3 V數(shù)字I/O 口與地電位差-0.3 VVDd + 0.3 V模I/O 口與地電位差-0.3 V VDd + 0.3 VREFFN與地電位差150° C工作溫度

13、范圍50° C/WCSP 0 JA熱阻抗最高結(jié)溫88° C/W發(fā)光二極管焊接溫度215° C氣相(60S)紅外線(15S)220° C表3GND = AGND = DGND = 0 V.當芯片工作在高于以上所列的最大工作范圍時將可能造成設(shè)備的損壞。這只是強度的范圍；設(shè)備如需要工作在這些條件或其他高于所列條件下的情況沒有列出。長時間處于最大范圍條件下工作會影響設(shè)備的可靠性。這種設(shè)備是一種帶有v 1kv ESD范圍的高性能射頻集成電路，并且是ESD敏感的。應(yīng)該采取適當?shù)谋Ｗo措施來操作裝配。晶體管參數(shù)12543 (CMOS) and 700 (Bipolar)

14、ESDi 意ESD保電釋放）敏感裝置。靜電荷在人體和測試裝置上積累到4000V并能毫無察覺的釋放。雖然這種產(chǎn)品提供特有的 ESD呆護電路，但設(shè)備可能會受高靜電能釋放的影響而發(fā)生永 久損壞。因此，適當?shù)?ESD預防可以避免性能的衰減或功能性的損壞。管腳結(jié)構(gòu)和功能描述inoxnw 00>a QNO4山O doujCPGNDAVdd AGNDB OPIN1 IDENTIFIERADF4360-7TOP VIEW(Not to Scale)18 DATA 回CLKREFN 到 DGND 回I Cn 111 rset口OZ0<山 Nn-A圖3引腳結(jié)構(gòu)圖表4各引腳說明及取值范圍引腳引腳名稱引腳

15、功能1CPGND供電系統(tǒng)接地。是從地到供電系統(tǒng)的返回通通路。2AVDd壓控振蕩器的電源.范圍從3.0V到3.6V.退耦電容器要那模擬接 地平囿應(yīng)該地方盡可能罪近這個管腳，且AV）皿、須和DWd.有一樣的值.3、 8、 11、12AGND模擬接地.這是從地返回通路的預定標器和壓控振蕩器。4RFOuA壓控振蕩輸出.輸出級可從-4 dBm至ij -13 dBm.輸出佶號的匹配 是為了符合各種程度的信號輸出.5RFOuB壓控振蕩額外輸出.輸出級可從-4 dBm到-13 dBm.輸出佶號的 匹配是為了符合各種程度的信號輸出.6Vvco壓控振蕩器的電源.范圍從3.0V到3.6V.退耦電容器要那模擬接 地平

16、囿應(yīng)該地方盡可能靠近這個臂腳，且AVDD、須和DVDD有一樣的值.7Vtune壓控振蕩器的輸入控制端.這個電壓決定于輸出信號頻率和來源 于濾波器的芯片輸出電壓.9L1一個外部感應(yīng)器到 AGND、須連接到這個腳設(shè)置 ADF4360-7的輸 出功率。L1和L2需要同樣的值。因為感應(yīng)系數(shù)大于 3.3nH,需 要仕AGND聯(lián)一個470a的電阻。10L212Cc內(nèi)部補償腳.這個管腳必須向接地的10nF電容器斷開13Rset在此腳和CPGN之間聯(lián)接一電阻.為當前合成器輸出一電流.額定電壓的電位在 RSE礎(chǔ)是0.6V它是跟I CP和RSET有美.ICPMAX=11.75/Rset注：I CPMA=2.5mA

17、. BET=4.7 k?14Cn內(nèi)部補償腳.這個腳必須用一個10uF的電容與 WcO鬲開.15DGND數(shù)字接地.16refn基準輸入端.這是一個輸入電壓值小于VDD/2直流電，輸入電阻為100 k?的CMO瑜入端.參考圖10.這個引腳.能夠從TTL或CMOS 晶體振蕩器中得到激勵源.17clk串行時鐘輸入端.這些時鐘脈沖，被用于寄存器的數(shù)字時鐘脈 沖。在脈沖的上長升沿把數(shù)字信號送入到24位左移寄存器.這個輸入是CMOS1體管的高阻輸入端.18DATA串行數(shù)據(jù)輸入端.這些數(shù)據(jù)對兩塊 LSB的有效控制位來說是 MSB 的負載.這個輸入是CMOS1體管的高阻輸入端.19LE使能端.當使能端為高電平時

18、，cmos輸入信號.這些輸入的數(shù)據(jù)鎖 存在左移寄存器的四個計數(shù)器中的一個里 .相應(yīng)的鎖存器選擇相 應(yīng)的控制位.20MUXOUT多路調(diào)制器輸出端允許檢測從外部輸入的射頻頻率，或者基準頻率。21DVd數(shù)字電源。范圍從 3.0 V到3.6 V.退耦電容器到數(shù)字地的接點 盡可能靠近這個臂腳。DVDD必須和 AVDD有一樣的值。23ce芯片使能端。使芯片斷電的低電平 ，能使電路進入三態(tài)模式.想使 此腳成高電平，可以使此腳斷電懸空。24cp電流輸出端。當啟動時，加一個 Icp到外部環(huán)路波器中，依次驅(qū) 動內(nèi)部的壓控振蕩器。典型工作特性fflE HllJMod Indin。K JZ_5JIk10k100k 1

19、MFREQUENCY OFFSET (Hz)圖4 VCO開環(huán)相位噪聲，L1, L2=13nHfflp)Qi山Mod Indln。1J一X1k 10k100k IMFREQUENCY OFFSET (Hz)圖5 VCO相位噪聲，500MHz 200kHzPFD環(huán)路帶寬10kHz-80(由 山AAOdlnaJ.no00 5O 5O5O5QS O1 0 112 2 3 3 4 4 5 JI 1- 1 Ji 1. 1 1-k1圖6 VCO相位噪聲-2-3-S-67C-8-9010k100k 1MFREQUENCY OFFSET (Hz)250MHz允許2分頻，200kHzPFD環(huán)路帶寬10kHzLER

20、EFEF =VEL =tENCE-3.5dzBmVDD "kpPFD 1 c=3.3V，Vvco = 3.3V =2.5mAFREQUENCY = 200kHz )P BANDWIDTH = 10kHz >.BANDWIDTH = 30Hz E0 BANDWIDTH = 30Hz 三EP = 1,9 SECONDS rn re? " 4 alolRES viniSWI ,L AWE-MVEL4dBei -9E(Hz*4-2kHz -1kHz 500MHz 1kHz 2kHz圖7 閉環(huán)相位噪聲500MHz(信道間隔200kHz)REFERENCE LEVEL = -3d

21、Bm范s岳 Moa unoODO o QVDD = 13V, Vvco = &3VIcp = 2.5mAPFD FREQUENCY = 200kHz LOOP BANDWIDTH = 10kHz- RES. BANDWIDTH = 1kHz VIDEO BANDWIDTH = 1kHz - AVERAGES = 20-74dBc-0.25MHz -OJMHz 1250MHz OJMHz圖8 參考分支500 MHz （信道間隔200kHz，環(huán)路帶寬10kHz）0.25MHz(HP) EMOdlndlnoREFERENCE LEVEL = -3dBmVDD = 3.3V, Vvco = 3

22、.3V lCP = 2.5mAPFD FREQUENCY = 1 MHz LOOP BANDWIDTH = 25kHz RES. BANDWIDTH = 1kHz VIDEO BANDWIDTH = 1kHz - SWEEP = 4.2 SECONDS AVERAGES = 20-1.1MHz-0.55MHz500 MHz0.55MHz圖9 參考分支500MHz（信道間隔1MHz環(huán)路帶寬25kHz）1.1MHz1k 10k100k 1MFREQUENCY OFFSET (Hz)ODOo o,1304000O1 5(fflp)awModJ-ndJ.nc圖10 VCO開環(huán)相位噪聲，L1, L2=1

23、.0nH1k 10k100k 1MFREQUENCY OFFSET (Hz)圖11 VCO 相位噪聲，1250MHz 200kHzPFR 環(huán)路帶寬10kHz6P) b 山 moclIndlnom9ttrLlJMQd Indlno000-10曾)B山Mod Ind.Lno30405060708090FREQUENCY OFFSET (Hz)VCO 相位噪聲，625MHz允許2分頻，200kHzPFD環(huán)路帶寬10kHzREFERENCELEVEL = -3.5dBmVDD = 3 3V, Vvco = 3.3VIcp = 2.5mAPFD FREQUENCY = 200kHz LOOP BANDW

24、IDTH 二 10kHz RES. BANDWIDTH = 30Hz VIDEO BANDWIDTH = 30Hz SWEEP = 1.9 SECONDS AVERAGES = 20-B7.5dBc/Hz-2kHz -1kHz 1.25GHz 1kHz 2kHz圖13 閉環(huán)相位噪聲1250MHz（信道間隔200kHz）(mp) a 山ModlndlnoREFERENCE LEVEL =-3d BmVDD- 3.3V, Vvco = 3.3V lCP = 2.5mAPFD FREQUENCY = 200kHz LOOP BANDWIDTH = 10kHz RES. BANDWIDTH = 1kH

25、z VIDEO BANDWIDTH = 1kHz AVERAGES = 20-79dBc-0.25MHz-0.1MHz1250MHz 0.1MHz 625MHz圖14 參考分支1250 MHz （信道間隔200kHz，環(huán)路帶寬10kHz）mp) HWMOd IndHnoREFERENCE LEVEL = -3dBmVDD = 3.3V, Vvco = 3.3V lCP = 2.5mAPFD FREQUENCY = 1MHz5E-1.1MHz-0.55MHz1250MHz0.55MHz 1.1MHz圖15 參考分支1250MHz（信道間隔1MHz環(huán)路帶寬25kHz）電路說明參考輸入部分參考輸入部

26、分在圖16中給出。SW休口 SW2是常閉開關(guān)。SW院常開開關(guān)。當電源給電,SW3用合，SW1和SW2丁開。這樣可以保證 REFn管腳斷開。POWER-DOWNCONTROLTO R COUNTER比例器（P/P+1 ）雙模比仞器（P/P+1）,在計數(shù)器A,B的輸入下，允許有較大分頻比例N （N=BP+A。雙模比例器工作在 CMLK平，從VC8獲得時鐘并分割為可用頻率給A和B計數(shù)器使用。比例器為可編程的。它基于一個同步 4/5核心并可以用軟件設(shè)定工作在8/9或16/17比例下。盡管可以編程得到 32/33的比例但在這里是不可用的。當接近于輸出頻率時會得到一個最小比 例值；這個最小值取決于比例系數(shù)

27、P,并由（P方-P）給出。A,B計數(shù)器A,B CMOS型計數(shù)器和雙模比例器共同完成了較大分配比例的相同步邏輯反饋計數(shù)。計數(shù)器在比仞器輸出=300MHZ寸工作。所以，當 VCO勺頻率為2.5GHz時，比例系數(shù)應(yīng)當選擇 16/17,而不能選擇8/9。根據(jù)這個原理當 VCO頻率在700MHz以下時，系數(shù)為8/9是最好的 選擇。脈沖消隱功能A,B計數(shù)器和雙模比例器所產(chǎn)生的頻率由基帶頻率除以R得出，VCO1率等于下式：fvco 二（P x B） +A x /處fvco是壓控振蕩器的輸出頻率P是雙模比例器比例系數(shù)（取 8/9,16/17等）B是13位計數(shù)器預設(shè)初值（取 38191）A是5位計數(shù)器預設(shè)初值（

28、取 031）f VC出唯一的外部參考振蕩器頻率N = BP + A13-BIT B_ COUNTER LOAD?TO PFDFROM VCOPRESCALERP/P+1MODULUSCONTROLload A"5-BIT ACOUNTERN DIVIDER圖17 A,B計數(shù)器R計數(shù)器14位R計數(shù)器允許將輸入基帶頻率分頻為PFD的基準時鐘頻率。分頻比范圍從 1到16383。PFD和 CHARGE PUMPPFD通過R計數(shù)器和N計數(shù)器的輸入來提供一個比例信號輸出，這個信號的相位和頻率不同于輸入。圖18給出了個簡單的例子。PFD中包含一個可編程延時器來控制反饋脈沖的 寬度。這個脈沖保證了在

29、 PFD傳送過程中不產(chǎn)生死區(qū)，并且可以減小最小相位噪聲和參考誤 差。2bit的R計數(shù)器寫入控制 ABP2和ABP1共同決定了脈沖寬度。D1UPR DIVIDER> CLR1PROGRAMMABLEDELAYABP1ABP2fl DIVIDERR DIVIDERu DIVIDERCP OUTPUTCLRZD2U2DOWN；CHARGET PUMPCPGND圖18 PFD原理圖和時序圖MUXOUT LOCK DETECTMUXOU的狀態(tài)對于ADF4360系列的多路復用輸出允許用戶在片內(nèi)訪問大量內(nèi)部資源。由M3,M2和M1的寫入進行控制。由表 7和圖19表示MUXOUT狀態(tài)。鎖定檢測MUXOU

30、t歸夠通過編程完成兩種類型的鎖定檢測：數(shù)字的和模擬的。數(shù)字鎖定檢測是被激活的。當R計數(shù)器中的LDP寫入被設(shè)定為0時，且當相位差錯在3個連續(xù)相位檢測周期中小于 15ns時數(shù)字鎖定檢測被設(shè)定為高電平。在LDP設(shè)定為1時，5個連續(xù)周期中小于 15ns的相位錯誤需要設(shè)定鎖定檢測。它將一直被置為高電平直到在后來的PD周期中檢測出一個比 25ns還要長的相位錯誤。N溝道開環(huán)模擬鎖定檢測時要外接一個10K歐的上拉電阻。但鎖定被檢測出時，輸出將為高電平并伴隨很窄的低點平脈沖。ANALOG LOCK DETECT 一DIGITAL LOCK DETECT R COUNTER OUTPUT 一N COUNTER

31、OUTPUT 一SCOUT一CONTROLDVddIt-O MUXOUTDGND圖19 MUXOUT電路輸入轉(zhuǎn)換寄存器ADF4360系列數(shù)字部分包含一個 24bit的輸入轉(zhuǎn)換寄存器，一個 14bit的R計數(shù)器，和 一個由5bitA計數(shù)器和一個13bitB計數(shù)器組成的18bitN計數(shù)器。數(shù)據(jù)在24bit轉(zhuǎn)換寄存器 的CLK信號上升沿被鎖入其中。數(shù)據(jù)首先被存入MSBo數(shù)據(jù)在LE的上升沿被轉(zhuǎn)換寄存器轉(zhuǎn)換為四個位置其中之一。而其最終位置決定于兩個控制位C2和C1來決定。這些就是兩個LSB, DB1 和 DBQ這些位的情況由表 5的真值表給出。表六給出的是這些電路是如何被編程的。附注測試模式寫入是用于出

32、廠測試的，所以用戶不能對此部分編程。表5 C2和C1真值表控制位數(shù)據(jù)鎖存器C2000控制鎖存器01R控制10N控制（A和B）11測試方式鎖存器壓控振蕩器VCO在ADF4360系列中VCO核心使用了 8個交迭頻帶，如圖 20所示。在不需要很大的 VCO敏感度和低相位噪聲和刺激下覆蓋了很寬的頻率范圍。正確的頻帶是通過頻帶選擇邏輯在開機時或N計數(shù)電路被更新時自動設(shè)定的。 在開機時的寫入順序是非常重要的。這個順序是：1、R計數(shù)器電路2、控制電路3、N計數(shù)器電路頻帶選擇時需要占用 5個PFD周期，VCO與輸出的循環(huán)濾波器斷開并與一個內(nèi)部參考電平建立起聯(lián)系。0.5450(1:=一 mc.:O561.050

33、0550600FREQUENCY (MHz)圖 20 頻率 VS V TUNE ADF4360-7R計數(shù)器輸出被頻帶選擇邏輯用作時鐘信號并且不能超過1MHz）在R計數(shù)器輸入時一個可編程的除法器允許輸入被1, 2, 4, 8除并且被寫入 R計數(shù)器中的BSC1和BSC2控制。當需要PFD品率超過IMHzM,分頻率應(yīng)當設(shè)定的使設(shè)備有充足的時間完成頻帶選擇。在頻帶選才I之后，PLL工作恢復正常。Kv的值取決于使用的感應(yīng)器的值。如果選擇了2分頻操作，其值也被除2處理。ADF4360系列包含了線性電路來減小產(chǎn)品Icp和Kv的改變。對于VCOK心編程時對操作電流要進行如下四步：5mA,10mA,15mAF口

34、 20mA這個由控制部分中的PC1和PC2決定。輸出電平ADF4360系列RFoutA和RFoutB管腳接在作為VC受存的NPN®差動放大電路的集電極，如圖21所示。通過對控制部分 PL1,PL2編程進而控制了差動邊上的尾電流大小，使得用戶可以在電能耗散和輸出電能需要間進行優(yōu)化。4個電流大小可以被設(shè)定為：3.5mA, 5mA,7.5mA, 11mA這些電流水平給出了他們輸出電能水平分別為14 dBm, 11 dBm, 8 dBm和5 dBm分別使用一個50歐電阻并搭配一個 50歐負載。作為選擇，所有輸出都能合成為 1+1:1形式 或是180度微波調(diào)制（參考輸出匹配部分）。如果輸出是被

35、獨立使用的，在優(yōu)化輸出電平時還要考慮到并聯(lián)電感的問題。ADF4360系列的另一個特性是 RF輸出的電流供應(yīng)在數(shù)字鎖定檢測電路達到鎖定標準之 前一直都為關(guān)閉的。這個允許通過MTL詠進行控制。VCOBUFFER/DIVIDE BY 2圖21 ADF4360-7 輸出級鎖存器結(jié)構(gòu)表6 閉環(huán)結(jié)構(gòu)閉環(huán)控制比例 值圻電2新電1電流調(diào)整2電流調(diào)整1輸出 電平靜 噪增 益態(tài)極 性MUXOUT控制復 位功率 電平控制位DB23DB22DB21DB20DB19DB18DB17DB16DB15DB14DB13DB12 1DB11DB10DB9DB8DB7DB6DB5DB4DB3DB2DB1DB0P2P1PD2PD1

36、CPI6CPI5CPI4CPI3CPI2CPI1PL2PL1MTLDCPGCPPDPM3M2M1CRPC2PC1C2(0)C1(0)N計數(shù)器分頻. 選擇¥C P曾益13位B計數(shù)器儲 存5位A計數(shù)器控制位DB23DB22DB21DB20DB19DB18DB17DB16DB15DB14DB13DB12DB11DB10DB9DB8DB7DB6DB5DB4DB3DB2DB1DB0divseDIV2 'CPGB13B12B11B10B9B8B7B6B5B4B3B2B1RSVA5A4A3A2A1C1(1)C1(0)R計數(shù)器儲 存儲 存波段 選擇則試方式險測鎖后沿脈沖寬度14位引用計數(shù)器控

37、制位DB23DB22DB21DB20DB19DB18DB17DB16DB15DB14DB13DB12DB11DB10DB9DB8DB7DB6DB5DB4DB3DB2DB1DB0divseDIV2 1CPGB13B12B11B10B9B8B7B6B5B4B3B2B1RSVA5A4A3A2A1C1(1)C1(0)表7 控制鎖存器PRESCALERVMAlEmaK3M04ICUftREhrT $EniMG2ttJRWNTSCTTWG1OUTPUTPO 懼ERLEVELWJXOUTCO*TTR0lCOREPOERUEVfiLCONTROLM3DBM 口口二 匚曰可 2?觀Q D 口叮 DD1Q DO

38、it 二:bh 0口七 DB14 E；1S 二:D* 1 匚嶗13 口亞 DG3 日 7 二的 DD5 比1二田3 jD2口眄P2 Pl PlDS PD1 CPl« CRS CPI4 CPIS CPC CPU PL2 PL1 MTLD CP 口卬 W M2 M" CR PC2 P1 C2 ItJ Cl ：C|PDPPHASE DFnEGTW FQILAMTYq1NEXIATWE KMWE3CHAWEPWP OUTIFUTI1NORMALTHREE J9TATEQPg CPGA1H1 OMREMraETTMGI1 OlHMTKnHlCOUNTER pranoHNORMAL R

39、.jLBCOuNTEftA HELD IM RESETM1WMUTE*T1±«LOCK DETECT01g械印FUFL1OUTFinr POWEH LEVELCURRENTPOWER HTO 50L. CUW0 Ml_ TO ”可B01.5mA*1*>DM-1QM 日10,9mA-SdBfn11fdB«nK M2 mOOTTOTOH«011411«1i1fli110111ft1T>WE4iT*TE OUTPUT WAL LOCK OOECT AEVE H0H1 NDWOWCUmiTn mujtiDUTnrrN.OIAIMNEL OP

40、fflJDWJN git 醛0T SEHALMTAOIJnFIJT 口 Q«CE.PIN PO?MOK0XX1X9101111ASrMCwRONOUS POWER巾M%NHWL0F¥RATKmA!i¥iNQ#l0NOU&SHtMIDNOUBi FQWERiDOhF2P1PflESCALER VALUED011D i 0川1加 32il3 劍3表8 N計數(shù)器h113 Ull-BrrBGOUHTEfl&BIT A COUNTERCWTROL BTS屈DB21DR善nit«1BD317DS1«061,OBUDB13DeUDBIiDQ1

41、0口的D«DB7DB&0B5D&4CG3Oft?DBT.-.h門50H13912BIDB1OEHBfiHT»EKSB4S3B2BlRWUMA3A2A1C2 I I)C1 ：3iTHSHT S hOT JSLD BY THE DEVOL MtD oj a EMI ，2Al5N3 SAHO飛50BQt1iD QD' 電0 t1 HTi. “LflQnn1141 0n 即1 1i31H13111nilKSBlBlB Z2LML*! JhfU RAHQUteafl1 n。巾一0«t>fi1a11aetc i 1RppwarmcuI11HQ。1

42、1111n101111_1fi1111 111KQrJULWW NDT AULDWID- mOrALLWW 1 « lies u« IWHg*g*LATCKi l AATLDCK，卬SJtEF GANCWEHAFOMDDP1L UM*JLI" ：J'!I'LH 1 L IEJ iSFtRNMtMILtCOW.1* F J»F 匯 JHIILH T 5L F T1N& 工 iSFtRMMtMILruSttIN » Dr + *- til，昆工KMEJT VALUE. KT H EXEZL LAtOI H MUTT fit

43、QHOLAtlt THAN Oft tQLWL 忖* 問Actirr r UJtSOr ni M； AT THtO«HFU111口也CfWLE 苕f 二4! FlMUChTL OUWTj； e-54DIV1ELE>1,n1DE.«V-3 1LLB.CT (FIHEHlEH WVt|1LLITJ' SLtcrLEMLEffTILa表9 R計數(shù)器DB23D622刷。SELECT CLOCKDB1$DB14ANiTB- BACKLASH PULiE WIDTH口口 ITRSVB8C1LDPABP2THESE EitTE ARE WOT USEOBVD4E DEVIC

44、E ANZ- ARE DONT CARE MS.TEST MODE 0a 制wul 口 EE 5ETTD0 FORUCiRMAL OPERATHOHCOIMTRCMLLi E l ：1nai4QB 13DB12直口 P1H14RI3R12H3R7RIEHWOE FUT1DQQQ0n11D口n107001131C10ii00411101igMl111i11E332111i11H0CK 口EJECT PRECISIONTWHEE CONSECUTIVE £丁匚UE缶 OF FHA5E DELAY L£S5 THAN 鵬 MUST OCCUR 眄QR£ LOCK OCT

45、ECTlS MTFIVE CONSECVmE CYCLES OF PHASE CELAT LE格 THAN 15ml MU&T OCCUR HFTOfi? IOCK DfTKT IS 叼JW1AMTEACKLA5H PUL5E WIDTHQ434ns611.3ns1g -1H工G4J4C2日SO貼N。SEUECT CLOCK CHVlDEfl*£1i91D47A1ti開機開機順序ADF4360-1開機的啟動順序為:1、R計數(shù)器2、控制鎖存器3、N計數(shù)器初始化開機初始化開機提供了對 AVDD,DVDD,VVCG口 CE管腳電壓值的編程。在初始化開機時，對于控制模塊的編程和對 N

46、計數(shù)器編程之間必須留有空隙。這個空隙允許一個很短暫的動作使得ADF4360-7由開機狀態(tài)轉(zhuǎn)為穩(wěn)定運行狀態(tài)。在初始化開機過程中，一個對于控制寫入操作開啟了了模塊并且一個VCCT生一個偏置電流。如果這些電流沒能達到其穩(wěn)態(tài)值的10%并且N計數(shù)電路在之后又被編程，則VCOT能不會按照其預想的頻率進行振蕩，且使得頻帶選擇邏輯無法正確選擇頻帶并且ADF4360-7也不能完成鎖定。如果插入了推薦的間隙并且N計數(shù)器模塊被編程，那么頻帶選擇選擇邏輯將給出正確頻帶并且鎖定在正確頻率上。間隔持續(xù)的時間是由 Cx腳的電容值所決定的。 這個電容被用作減少 ADF4360-7VCB的 封閉噪聲。電容的推薦值為 10 F。

47、當使用這個容值的電容時要保證在寫入控制模塊和寫入N計數(shù)器模塊內(nèi)容之間存在一個>=10ms的間隔。如果需要更小的延遲，那么電容的容值可進一步減小。在這種使用條件下有可能產(chǎn)生一個微小的相位噪聲，在表 10中將給出更為詳盡 的描述。表10 電容CN與延遲和相位噪聲的關(guān)系Cm閉環(huán)控制與N計數(shù)器之間的延遲開環(huán)相位噪聲10kHz的偏移量(L1 和 L2=1.0nF)開環(huán)相位噪聲10kHz的偏移量(L1 和 L2=13.0nF)10 口 440nF> 10ms> 600 s-90dbc-88dbc-99dbc-97dbcPOWER-DPDATALECLOCKYR COUNTER LATCH DATACONTROLLATCH DATAREQUIRED INTERVAL CONTROL LATCH WRITE TO N COUNTER LATCH WRI IE圖22 ADF4360-7 開機時序圖硬件開機/關(guān)機如果ADF4360-4通過硬彳斷電(使用CEW)和供電到可會計數(shù)器斷電期間都不會有任何改變。鎖存時間在一固定頻段。這個鎖存時間