一個(gè)10位地址碼

1、第八章 習(xí)題一、填空題1、一個(gè)10位地址碼、8位輸出的ROM，其存儲(chǔ)容量為 或 。2、將一個(gè)包含有32768個(gè)基本存儲(chǔ)單元的存儲(chǔ)電路設(shè)計(jì)16位為一個(gè)字節(jié)的ROM。該ROM有 根地址線，有 根數(shù)據(jù)讀出線。二、綜合題1、試寫出圖6-1所示陣列圖的邏輯函數(shù)表達(dá)式和真值表，并說明其功能。2、試用256×4位的RAM擴(kuò)展成1024×8位存儲(chǔ)器。3、下列RAM各有多少條地址線？ 512×2位 1K×8位 2K×1位 16K×1位 256×4位 64K×1位4、寫出由ROM所實(shí)現(xiàn)的邏輯函數(shù)的表達(dá)式。 (8分) 111ABCY1Y

2、25、四片16×4RAM和邏輯門構(gòu)成的電路如圖6-7所示。試回答：?jiǎn)纹琑AM的存儲(chǔ)容量，擴(kuò)展后的RAM總?cè)萘渴嵌嗌伲繄D6-7所示電路的擴(kuò)展屬位擴(kuò)展，字?jǐn)U展，還是位、字都有的擴(kuò)展？當(dāng)?shù)刂反a為00010110時(shí)，RAM0RAM3，哪幾片被選中？ROM設(shè)計(jì)一個(gè)組合邏輯電路，用來產(chǎn)生下列一組邏輯函數(shù)。畫出存儲(chǔ)矩陣的點(diǎn)陣圖。7、畫出實(shí)現(xiàn)下面雙輸出邏輯函數(shù)的PLD表示。 三、簡(jiǎn)答題1、可編程邏輯器件是如何進(jìn)行分類的？2、GAL16V8的OLMC中4個(gè)數(shù)據(jù)選擇器各有多少功能？3、ROM和RAM有什么相同和不同之處？ROM寫入信息有幾種方式？4、為什么用ROM可以實(shí)現(xiàn)邏輯函數(shù)式？第八章 習(xí)題答案一、

3、 填空題1、213 8K 2、11 16二、 綜合題1、解：根據(jù)與陣列的輸出為AB的最小項(xiàng)和陣列圖中有實(shí)心點(diǎn)·為1，無·為0，可以寫出A BF0 F1 F2 F30 00 0 0 10 10 1 1 11 00 1 1 11 11 1 0 0表6-1 真值表從上述邏輯表達(dá)式可以看出，圖6-1所示陣列圖實(shí)現(xiàn)了輸入變量A、B的四種邏輯運(yùn)算：與、或、異或和與非。列出真值表如表6-1所示。2、解：當(dāng)一片RAM不能滿足存儲(chǔ)容量需要時(shí)，需要將若干片RAM組合起來，構(gòu)成滿足存儲(chǔ)容量要求的存儲(chǔ)器。RAM的擴(kuò)展分為位擴(kuò)展和字?jǐn)U展兩種。如果一片RAM的字?jǐn)?shù)滿足要求，而位數(shù)不夠時(shí)，應(yīng)采用位擴(kuò)展。

4、字?jǐn)?shù)滿足要求，就是地址線滿足要求。只要將若干片RAM并接起來，所有芯片的位線加起來作為擴(kuò)展后的位線，便可以實(shí)現(xiàn)位擴(kuò)展。實(shí)現(xiàn)位擴(kuò)展的原則是：多個(gè)單片RAM的I/O端并行輸出，作為RAM的輸出端數(shù)據(jù)線或稱位線。如兩片四位RAM的I/O端并行輸出，得八位RAM；多個(gè)單片RAM的端接到一起，作為RAM的片選端（多片RAM同時(shí)被選中）；多個(gè)單片RAM的地址端對(duì)應(yīng)接到一起，作為RAM的地址輸入端。多個(gè)單片RA3M的端接到一起，作為RAM的讀/寫控制端（RAM的讀寫控制端只能有一個(gè)）；在RAM的數(shù)據(jù)位的位數(shù)足夠，而字?jǐn)?shù)達(dá)不到要求時(shí)，需要進(jìn)行字?jǐn)U展。字?jǐn)?shù)增加，地址線數(shù)就得相應(yīng)增加。如256×8位RA

5、M的地址線數(shù)為8條，而1024×8位RAM的地址線數(shù)為10條。實(shí)現(xiàn)字?jǐn)U展的原則是：多個(gè)單片RAM的I/O端并接，作為RAM的I/O端（不需位擴(kuò)展）；多個(gè)單片RAM構(gòu)成字?jǐn)U展之后，每次訪問只能選中一片，選中哪一片，由字?jǐn)U展后多出的地址線決定。多出的地址線經(jīng)輸出低有效的譯碼器譯碼，接至各片RAM的端；多個(gè)單片RAM的地址端對(duì)應(yīng)接到一起，作為RAM的低位地址輸入端。多個(gè)單片RAM的端接到一起，作為RAM的讀/寫控制端（RAM的讀寫控制端只能有一個(gè)）；1024×8位存儲(chǔ)器需256×4位的芯片數(shù)兩片256×4位的RAM并聯(lián)實(shí)現(xiàn)位擴(kuò)展，達(dá)到8位的要求。根據(jù)2n=字?jǐn)?shù)

6、，求得1024個(gè)字的地址線數(shù)n=10，256字的存儲(chǔ)器只有8條地址線，多余的兩條地址線A9A8需要接2-4譯碼器輸入端，譯碼器的輸出端對(duì)應(yīng)接到2片256×4位RAM的端，連接方式如圖6-3所示。3、解： 512×2位：512=29，故有9個(gè)地址輸入端。 1K×8位：1K=1024=210，故有10個(gè)地址輸入端。 2K×1位：2K=2048=211，故有11個(gè)地址輸入端。 16K×1位：16K=214，故有14個(gè)地址輸入端。 256×4位：256=28，故有8個(gè)地址輸入端。 64K×1位：64K=216，故有16個(gè)地址輸入端。

7、4、5、解： 單片RAM的容量是16×4=64個(gè)存儲(chǔ)單元，擴(kuò)展后的RAM總?cè)萘繛?5×8=256個(gè)存儲(chǔ)單元。 圖6-7所示電路為位、字都有的擴(kuò)展。 當(dāng)?shù)刂反a為00010110時(shí)，RAM0RAM3中的RAM2和RAM3片選端有效，因此被選中。6、解：由題中給定的邏輯函數(shù)知由此畫出實(shí)現(xiàn)上述邏輯函數(shù)的邏輯圖如圖6-8所示。7、解：根據(jù)圖中給出的邏輯函數(shù)，畫出PLD表示如圖7-2所示。三、1、解：根據(jù)芯片的集成度和結(jié)構(gòu)復(fù)雜度分類分為：簡(jiǎn)單可編程邏輯器件SPLD復(fù)雜可編程邏輯器件CPLD現(xiàn)場(chǎng)可編程邏輯門陣列 FPGA。按制造技術(shù)和編程方式進(jìn)行分類雙極熔絲制造技術(shù)的可編程ASIC（La

8、ttice的PAL系列）EECMOS制造技術(shù)的可編程ASIC（Lattice的GAL和ispLSI / pLSI）SRAM制造技術(shù)的可編程ASIC（Xilinx的FPGA，Altera的FPGA）反熔絲制造技術(shù)的可編程ASIC（Actel的FPGA）。2、GAL16V8的OLMC中的4個(gè)數(shù)據(jù)選擇器分別為：乘積項(xiàng)數(shù)據(jù)選擇器PTMUX是2選1數(shù)據(jù)選擇器，其主要功能是在AC0，AC1(n)的控制下，用來決定第一與項(xiàng)是否成為或門的輸入。輸出多路開關(guān)OMUX是2選1數(shù)據(jù)選擇器，OMUX的作用是在AC0和AC1(n)的控制下，決定輸出是組合電路還是時(shí)序電路。三態(tài)多路開關(guān)TSMUX是4選1數(shù)據(jù)選擇器。它用來從VCC、地電平、OE、第一與項(xiàng)四路信號(hào)中選出一路信號(hào)作為輸出三態(tài)緩沖器的三態(tài)控制信號(hào)。反饋多路開關(guān)FMUX是4選1數(shù)據(jù)選擇器。它用來從觸發(fā)器的端、本級(jí)輸出、鄰級(jí)輸出、地電平這四路信號(hào)中選出一路作為反饋信號(hào)，反饋到與陣列。3、ROM和RAM都是存儲(chǔ)器，可以用來寫入二進(jìn)制信息。不同之處是ROM寫入之后不能擦除(只能通過特殊方法擦除)；RAM可以隨機(jī)存取信息。ROM寫入信息有以下幾種方式：固定ROM由廠家寫入；可編程ROM由用戶將熔絲通過大電流寫入信息；可擦可編程ROM可以多次寫入和擦除信息，但需要經(jīng)過專門的