第三章組合邏輯電路

1、（3-1）電子技術(shù)電子技術(shù) 第三章第三章 組合邏輯電路組合邏輯電路數(shù)字電路部分?jǐn)?shù)字電路部分（3-2）第三章第三章 組合邏輯電路組合邏輯電路3.1 概述概述3.2 組合邏輯電路分析基礎(chǔ)組合邏輯電路分析基礎(chǔ)3.3 組合邏輯電路設(shè)計(jì)基礎(chǔ)組合邏輯電路設(shè)計(jì)基礎(chǔ)3.4 幾種常用的組合邏輯組件幾種常用的組合邏輯組件3.5 利用中規(guī)模組件設(shè)計(jì)組合利用中規(guī)模組件設(shè)計(jì)組合 電路電路（3-3）3.1 概述概述邏輯電路邏輯電路組合組合邏輯電路邏輯電路時(shí)序時(shí)序邏輯電路邏輯電路功能：功能：輸出只取決于輸出只取決于 當(dāng)前的輸入。當(dāng)前的輸入。 組成：組成：門(mén)電路，不存在門(mén)電路，不存在記憶元件。記憶元件。功能：功能：輸出取決于

2、當(dāng)輸出取決于當(dāng)前的輸入和原前的輸入和原來(lái)的狀態(tài)。來(lái)的狀態(tài)。組成：組成：組合電路、記組合電路、記憶元件。憶元件。（3-4）組合電路的研究?jī)?nèi)容：組合電路的研究?jī)?nèi)容：分析：分析：設(shè)計(jì)：設(shè)計(jì)：給定給定 邏輯圖邏輯圖得到得到邏輯功能邏輯功能分析分析 給定給定邏輯功能邏輯功能畫(huà)出畫(huà)出 邏輯圖邏輯圖設(shè)計(jì)設(shè)計(jì)（3-5）3.2 組合邏輯電路分析基礎(chǔ)組合邏輯電路分析基礎(chǔ)1. 由給定的邏輯圖逐級(jí)寫(xiě)出邏輯關(guān)系表達(dá)式。由給定的邏輯圖逐級(jí)寫(xiě)出邏輯關(guān)系表達(dá)式。分析步驟：分析步驟：2. 用邏輯代數(shù)或卡諾圖對(duì)邏輯代數(shù)進(jìn)行化簡(jiǎn)。用邏輯代數(shù)或卡諾圖對(duì)邏輯代數(shù)進(jìn)行化簡(jiǎn)。3. 列出輸入輸出狀態(tài)表并得出結(jié)論。列出輸入輸出狀態(tài)表并得出結(jié)論

3、。電路電路 結(jié)構(gòu)結(jié)構(gòu)輸入輸出之間輸入輸出之間的邏輯關(guān)系的邏輯關(guān)系（3-6）例例1：分析下圖的邏輯功能。分析下圖的邏輯功能。 &ABFABABBA BABA BABAF BABABABA （3-7）A B F 0 0 1 0 1 0 1 0 0 1 1 1 真值表真值表特點(diǎn)：特點(diǎn)：輸入相同為輸入相同為“1”； 輸入不同為輸入不同為“0”。同或門(mén)同或門(mén)BAF BABABABAF =1ABF（3-8）例例2：分析下圖的邏輯功能。分析下圖的邏輯功能。 &ABFBA ABA BBA BBAABAF BBAABA BBAABA ）（）（BABA （3-9）A B F 0 0 0 0 1 1

4、 1 0 1 1 1 0 真值表真值表特點(diǎn)：特點(diǎn)：輸入相同為輸入相同為“0”； 輸入不同為輸入不同為“1”。異或門(mén)異或門(mén)BAF BABAF =1ABF（3-10）1例例3：分析下圖的邏輯功能。分析下圖的邏輯功能。 01被封鎖被封鎖1=1BMF&2&3&4A1（3-11）=010被封鎖被封鎖1特點(diǎn)：特點(diǎn)： M=1時(shí)選通時(shí)選通A路信號(hào)；路信號(hào)； M=0時(shí)選通時(shí)選通B路信號(hào)。路信號(hào)。M&2&3&4AB1F選通電路選通電路（3-12）3.3 組合邏輯電路設(shè)計(jì)基礎(chǔ)組合邏輯電路設(shè)計(jì)基礎(chǔ)任務(wù)任務(wù)要求要求最簡(jiǎn)單的最簡(jiǎn)單的邏輯電路邏輯電路1. 指定實(shí)際問(wèn)題的邏輯含

5、義，列出真值表。指定實(shí)際問(wèn)題的邏輯含義，列出真值表。分析步驟：分析步驟：2. 用邏輯代數(shù)或卡諾圖對(duì)邏輯代數(shù)進(jìn)行化簡(jiǎn)。用邏輯代數(shù)或卡諾圖對(duì)邏輯代數(shù)進(jìn)行化簡(jiǎn)。3. 列出輸入輸出狀態(tài)表并得出結(jié)論。列出輸入輸出狀態(tài)表并得出結(jié)論。（3-13）例：例：設(shè)計(jì)三人表決電路（設(shè)計(jì)三人表決電路（A、B、C）。每人一個(gè)按）。每人一個(gè)按鍵，如果同意則按下，不同意則不按。結(jié)果用鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時(shí)指示燈亮，否則不亮。指示燈表示，多數(shù)同意時(shí)指示燈亮，否則不亮。1. 首先指明邏輯符號(hào)取首先指明邏輯符號(hào)取“0”、“1”的含義。的含義。2. 根據(jù)題意列出真值表。根據(jù)題意列出真值表。A

6、B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 真值表真值表三個(gè)按鍵三個(gè)按鍵A、B、C按下時(shí)為按下時(shí)為“1”，不按時(shí)為，不按時(shí)為“0”。輸出。輸出是是F，多數(shù)贊成時(shí)是，多數(shù)贊成時(shí)是“1”，否則是否則是“0”。（3-14）A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 真值表真值表3. 畫(huà)出卡諾圖，并用卡畫(huà)出卡諾圖，并用卡諾圖化簡(jiǎn)：諾圖化簡(jiǎn)：ABC00011110010 0 1 0 0 1 1 1 ABACBC

7、CABCABF （3-15）4. 根據(jù)邏輯表達(dá)式畫(huà)出邏輯圖。根據(jù)邏輯表達(dá)式畫(huà)出邏輯圖。CABCABF & 1&AB BCF(1) 若用與或門(mén)實(shí)現(xiàn)若用與或門(mén)實(shí)現(xiàn)（3-16）CABCAB CABCAB &ABCFCABCABF (2) 若用與非門(mén)實(shí)現(xiàn)若用與非門(mén)實(shí)現(xiàn)（3-17）3.4 幾種常用的組合邏輯組件幾種常用的組合邏輯組件3.4.1 編碼器編碼器所謂所謂編碼編碼就是賦予選定的一系列二進(jìn)制代碼以就是賦予選定的一系列二進(jìn)制代碼以固定的含義。固定的含義。n個(gè)二進(jìn)制代碼（個(gè)二進(jìn)制代碼（n位二進(jìn)制數(shù)）有位二進(jìn)制數(shù)）有2n種種不同的組合，可以表示不同的組合，可以表示2n個(gè)信號(hào)。個(gè)信

8、號(hào)。一、二進(jìn)制編碼器一、二進(jìn)制編碼器二進(jìn)制編碼器的作用：二進(jìn)制編碼器的作用：將一系列信號(hào)狀態(tài)編制成將一系列信號(hào)狀態(tài)編制成二進(jìn)制代碼。二進(jìn)制代碼。（3-18）例：例：用與非門(mén)組成三位二進(jìn)制編碼器。用與非門(mén)組成三位二進(jìn)制編碼器。-八線八線-三線編碼器三線編碼器設(shè)八個(gè)輸入端為設(shè)八個(gè)輸入端為I1 I8，八種狀態(tài)，八種狀態(tài)，與之對(duì)應(yīng)的輸出設(shè)為與之對(duì)應(yīng)的輸出設(shè)為F1、F2、F3，共三，共三位二進(jìn)制數(shù)。位二進(jìn)制數(shù)。設(shè)計(jì)編碼器的過(guò)程與設(shè)計(jì)一般的組合設(shè)計(jì)編碼器的過(guò)程與設(shè)計(jì)一般的組合邏輯電路相同，首先要列出狀態(tài)表（即真邏輯電路相同，首先要列出狀態(tài)表（即真值表），然后寫(xiě)出邏輯表達(dá)式并進(jìn)行化簡(jiǎn)，值表），然后寫(xiě)出邏輯表

9、達(dá)式并進(jìn)行化簡(jiǎn)，最后畫(huà)出邏輯圖最后畫(huà)出邏輯圖。（3-19）I1I2I3I4I5I6I7I8F3F2F10111111100010111111001110111110101110111101111110111100111110111011111110111011111110111真值表真值表86421IIIIF 8642IIII 87432IIIIF 87653IIIIF （3-20）I1I2I3I4I5I6I7I8&F3F2F18-3 編碼器邏輯圖編碼器邏輯圖86421IIIIF 8642IIII 87432IIIIF 87653IIIIF （3-21）二、二二、二-十進(jìn)制編碼器十進(jìn)制

10、編碼器二二-十進(jìn)制編碼器的作用：十進(jìn)制編碼器的作用：將十個(gè)狀態(tài)（對(duì)應(yīng)于將十個(gè)狀態(tài)（對(duì)應(yīng)于十進(jìn)制的十個(gè)代碼）編制成十進(jìn)制的十個(gè)代碼）編制成BCD碼。碼。十個(gè)輸入十個(gè)輸入需要幾位輸出？需要幾位輸出？四位四位輸入：輸入：I0 I9輸出：輸出：F4 F1列出狀態(tài)表如下：列出狀態(tài)表如下：432102 （3-22）輸輸入入 F3 F2 F1 F0 I0 0 0 0 0 I1 0 0 0 1 I2 0 0 1 0 I3 0 0 1 1 I4 0 1 0 0 I5 0 1 0 1 I6 0 1 1 0 I7 0 1 1 1 I8 1 0 0 0 I9 1 0 0 1 98983IIIIF 76542IIIIF

11、 76321IIIIF 975310IIIIIF 邏輯圖略邏輯圖略狀態(tài)表狀態(tài)表（3-23）3.4.2 譯碼器譯碼器譯碼是編碼的逆過(guò)程，即將某二進(jìn)制翻譯成電譯碼是編碼的逆過(guò)程，即將某二進(jìn)制翻譯成電路的某種狀態(tài)。路的某種狀態(tài)。一、二進(jìn)制譯碼器一、二進(jìn)制譯碼器二進(jìn)制譯碼器的作用：二進(jìn)制譯碼器的作用：將將n種輸入的組合譯成種輸入的組合譯成2n種電路狀態(tài)。也叫種電路狀態(tài)。也叫n-2n線譯碼器。線譯碼器。譯碼器的輸入譯碼器的輸入 一組二進(jìn)制代碼一組二進(jìn)制代碼譯碼器的輸出譯碼器的輸出一組高低電平信號(hào)一組高低電平信號(hào)（3-24）&1Y0Y2Y3YA1A0S2-4線譯碼器線譯碼器74LS139的內(nèi)部線路

12、的內(nèi)部線路輸入輸入控制端控制端輸出輸出（3-25）74LS139的功能表的功能表A1A01XX11110000111001101101011010111110S0Y1Y2Y3Y“”表示低電平有效。表示低電平有效。（3-26）S1S10A11A10Y11Y12Y13Y10A11A10Y11Y12Y13Y1S20A21A20Y21Y22Y23Y2ccUGND3Y22Y21Y20Y21A20A2S274LS139管腳圖管腳圖一片一片139種含兩個(gè)種含兩個(gè)2-4譯碼器譯碼器（3-27）例：例：利用線譯碼器分時(shí)將采樣數(shù)據(jù)送入計(jì)算機(jī)。利用線譯碼器分時(shí)將采樣數(shù)據(jù)送入計(jì)算機(jī)。0Y1Y2Y3Y0A1AS2-4線

13、譯線譯碼器碼器ABCD三態(tài)門(mén)三態(tài)門(mén)三態(tài)門(mén)三態(tài)門(mén)三態(tài)門(mén)三態(tài)門(mén)三態(tài)門(mén)三態(tài)門(mén)AEBECEDE總線總線（3-28）0Y1Y2Y3Y0A1AS2-4線譯線譯碼器碼器ABCD三態(tài)門(mén)三態(tài)門(mén)三態(tài)門(mén)三態(tài)門(mén)三態(tài)門(mén)三態(tài)門(mén)三態(tài)門(mén)三態(tài)門(mén)AEBECEDE總線總線000全為全為1工作原理工作原理：（以：（以A0A1=00為例）為例）數(shù)據(jù)數(shù)據(jù)脫離總線脫離總線（3-29）二、顯示譯碼器二、顯示譯碼器二二-十十進(jìn)制編碼進(jìn)制編碼顯示譯顯示譯碼器碼器顯示顯示器件器件在數(shù)字系統(tǒng)中，常常需要將運(yùn)算結(jié)果用人們?cè)跀?shù)字系統(tǒng)中，常常需要將運(yùn)算結(jié)果用人們習(xí)慣的十進(jìn)制顯示出來(lái)，這就要用到習(xí)慣的十進(jìn)制顯示出來(lái)，這就要用到顯示譯碼器顯示譯碼器。顯示器件

14、：顯示器件：常用的是常用的是七段七段顯示器件。顯示器件。bcdefga（3-30）abcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1e七段顯示器件的工作原理：七段顯示器件的工作原理：（3-31）顯示譯碼器顯示譯碼器：11474LS49BCBIDAeabcdfgUccGND74LS49的管腳圖的管腳圖消隱控制端消隱控制端（3-32）74LS49的功能表（簡(jiǎn)表）的功能表（簡(jiǎn)表）輸輸 入入輸輸 出出顯顯 示示D ABIa g10XXXX0000000消隱消隱8421碼碼譯碼譯碼顯示字型顯示字型完整的功能表請(qǐng)參考相應(yīng)的參考書(shū)。完整的功能

15、表請(qǐng)參考相應(yīng)的參考書(shū)。（3-33）74LS49與七段顯示器件的連接與七段顯示器件的連接：74LS49是集是集電極開(kāi)路，必電極開(kāi)路，必須接上拉電阻須接上拉電阻bfac d egbfac d egBID C B A+5V+5V（3-34）3.4.3 加法器加法器1 1 0 11 0 0 1+舉例：舉例：A=1101, B=1001， 計(jì)算計(jì)算A+B。011010011加法運(yùn)算的基本規(guī)則加法運(yùn)算的基本規(guī)則：(1) 逢二進(jìn)一。逢二進(jìn)一。(2) 最低位是兩個(gè)數(shù)最低位的疊加，不需考慮進(jìn)位。最低位是兩個(gè)數(shù)最低位的疊加，不需考慮進(jìn)位。(3) 其余各位都是三個(gè)數(shù)相加，包括加數(shù)被、加數(shù)其余各位都是三個(gè)數(shù)相加，包括

16、加數(shù)被、加數(shù)和低位來(lái)的進(jìn)位。和低位來(lái)的進(jìn)位。(4) 任何位相加都產(chǎn)生兩個(gè)結(jié)果：本位和、向高位任何位相加都產(chǎn)生兩個(gè)結(jié)果：本位和、向高位的進(jìn)位。的進(jìn)位。用半加器實(shí)現(xiàn)用半加器實(shí)現(xiàn)用全加器實(shí)現(xiàn)用全加器實(shí)現(xiàn)（3-35）一、半加器一、半加器半加運(yùn)算不考慮從低位來(lái)的進(jìn)位。設(shè)：半加運(yùn)算不考慮從低位來(lái)的進(jìn)位。設(shè)： A-加數(shù)；加數(shù)；B-被加數(shù)；被加數(shù)；S-本位和；本位和；C-進(jìn)位。進(jìn)位。A B C S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 真值表真值表BABABAS ABC （3-36）邏輯圖邏輯圖半加器半加器ABCS邏輯符號(hào)邏輯符號(hào)BABABAS ABC =1&ABSC（3-3

17、7）二、全加器：二、全加器：an-加數(shù)；加數(shù)；bn-被加數(shù)；被加數(shù)；cn-1-低位的進(jìn)位；低位的進(jìn)位；sn-本位和；本位和；cn-進(jìn)位。進(jìn)位。an bn cn-1 sn cn 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 真值表真值表1nnnnnnnnnnnc )baba(c )baba(s nn1nnnnnnbac )baba(c （3-38）1n1n1nnnnnnnnnnncscsc )baba(c )baba(s nn1nnn1nnnnnnbascbac )baba(c nn

18、nnbabas ,bann nnnnbabas 半加和：半加和：所以，全加和：所以，全加和：anbncn-1sncn全加器全加器邏輯圖邏輯圖邏輯符號(hào)邏輯符號(hào)半加器半加器半加器半加器 1anbncn-1sncnsscc（3-39） 全加器全加器SN74LS183的管腳圖的管腳圖114SN74LS1831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND（3-40）例：例：用一片用一片SN74LS183構(gòu)成兩位串行進(jìn)位全加器。構(gòu)成兩位串行進(jìn)位全加器。D1bncn-1sncn全加器全加器anbncn-1sncn全加器全加器anA2A1B2B1D2C串行進(jìn)位串行進(jìn)位其它組件

19、：其它組件：SN74H83-四位串行進(jìn)位全加器。四位串行進(jìn)位全加器。SN74LS283-四位超前進(jìn)位全加器。四位超前進(jìn)位全加器。（3-41）3.4.4 數(shù)字比較器數(shù)字比較器比較器的分類(lèi)：比較器的分類(lèi)：（1）僅比較兩個(gè)數(shù)是否相等。）僅比較兩個(gè)數(shù)是否相等。（2）除比較兩個(gè)數(shù)是否相等外，還要比較兩個(gè)）除比較兩個(gè)數(shù)是否相等外，還要比較兩個(gè)數(shù)的大小。數(shù)的大小。第一類(lèi)的邏輯功能較簡(jiǎn)單，下面重點(diǎn)介紹第一類(lèi)的邏輯功能較簡(jiǎn)單，下面重點(diǎn)介紹第二類(lèi)第二類(lèi)比較器。比較器。（3-42）一、一位數(shù)值比較器一、一位數(shù)值比較器輸輸入入 輸輸出出 A B AB A=B AB 0 0 0 1 0 0 1 0 0 1 1 0 1

20、0 0 1 1 0 1 0 功能表功能表BABA ”“ABBABA ”“BABA ”“（3-43）& 1ABABA=BABABAB）i-1（A=B）i-1（AB）i（A=B）i（AB)i-1 (A=B)i-1 (AB)i (A=B)i (AB)i 、(A=B)i 和和(AB)i-1、(A=B)i-1和和(Ab3 1 0 0a3=b3 a2=b2 a1= b1 a0 =b0 0 1 0a3=b3 a2=b2 a1= b1 a0 b0 1 0 0a3=b3 a2=b2 a1 b1 1 0 0a3=b3 a2b2 1 0 0a3 B) (A=B) (AB)（3-48）根據(jù)比較規(guī)則，可得到根據(jù)

21、比較規(guī)則，可得到四位數(shù)碼比較器邏輯式：四位數(shù)碼比較器邏輯式：A=B:BAE)ba)(ba)(ba)(ba(00112233AB:112233223333)()(babababababaS 00112233)()(babababa A B:SEL（3-49）四位集成電路比較器四位集成電路比較器74LS85A3B2A2A1B1A0B0B3B3(AB)LAB A=B ABGNDA0B0B1A1A2B2A3UCC低位進(jìn)位低位進(jìn)位向高位位進(jìn)位向高位位進(jìn)位(AB)LAB A=B AB）L（ABA=BAB）L（ABA=BAB AC，則，則A最大；若最大；若AB AB）L（ABA=BAB）L（ABA=BABB

22、1B0B3B2（A=B）L11A1A0A3A2B1B0B3B2A1A0A3A2B1B0B3B2A1A0A3A2（3-53）3.4.5 數(shù)據(jù)選擇器數(shù)據(jù)選擇器從一組數(shù)據(jù)中選擇一路信號(hào)進(jìn)行傳輸?shù)碾娐罚瑥囊唤M數(shù)據(jù)中選擇一路信號(hào)進(jìn)行傳輸?shù)碾娐罚Q(chēng)為稱(chēng)為數(shù)據(jù)選擇器數(shù)據(jù)選擇器?？刂菩盘?hào)控制信號(hào)輸入信號(hào)輸入信號(hào)輸出信號(hào)輸出信號(hào)數(shù)據(jù)選擇器類(lèi)似一個(gè)多投開(kāi)關(guān)。選擇哪一路信數(shù)據(jù)選擇器類(lèi)似一個(gè)多投開(kāi)關(guān)。選擇哪一路信號(hào)由相應(yīng)的一組控制信號(hào)控制。號(hào)由相應(yīng)的一組控制信號(hào)控制。A0A1D3D2D1D0W（3-54）一位數(shù)據(jù)選擇器：一位數(shù)據(jù)選擇器：從從n個(gè)一位數(shù)據(jù)中選擇一個(gè)數(shù)據(jù)。個(gè)一位數(shù)據(jù)中選擇一個(gè)數(shù)據(jù)。m位數(shù)據(jù)選擇器：位數(shù)據(jù)選

23、擇器：從從n個(gè)個(gè)m位數(shù)據(jù)中選擇一個(gè)數(shù)據(jù)。位數(shù)據(jù)中選擇一個(gè)數(shù)據(jù)。W3X3Y3W3X2Y2W3X1Y1W3X0Y0A控制信號(hào)控制信號(hào)四二選一選擇器四二選一選擇器n=2 , m=4（3-55）四選一集成數(shù)據(jù)選擇器四選一集成數(shù)據(jù)選擇器74LS153輸輸入入輸輸出出A1A0W 10000D0010D1100D2110D3E功能表功能表控制端控制端：為為 或或 ，低電平有效。，低電平有效。EE1E2選擇端選擇端A1 A0 ：為兩個(gè)為兩個(gè)4選選1數(shù)據(jù)選擇器共用。數(shù)據(jù)選擇器共用。其中其中（3-56）例：例：用一片用一片74LS153組成組成8選選1: A2=0:(1)工作；工作； A2=1:(2)工作。工作。

24、D1D7D0D2D3D4D5D6 Y1D0E1Y1Y21D11D21D32D0E22D12D22D374LS153(1)(2)BAA2(低位）低位）(高位）高位）A0A1選選擇擇信信號(hào)號(hào)（三位）（三位）1（3-57）八選一集成數(shù)據(jù)選擇器八選一集成數(shù)據(jù)選擇器74LS151輸輸入入 輸輸出出 A2 A1 A0 Y 1 0 1 0 0 0 1 1 1 0 D0 D7 E功能表功能表Y0D7D （3-58）例：例：用兩片用兩片74LS151構(gòu)成十六選一數(shù)據(jù)選擇器構(gòu)成十六選一數(shù)據(jù)選擇器D0D7EA0A1A2YD0D7EA0A1A2Y&A0A1A2A3D8D15 D0D7 =0D0 D7=1D0

25、D7（3-59）D0D7EA0A1A2YD0D7EA0A1A2Y&A0A2A2A3D8D15 D0D7 =1D8 D15=1D8 D15（3-60）3.5 利用中規(guī)模組件設(shè)計(jì)組合電路利用中規(guī)模組件設(shè)計(jì)組合電路中規(guī)模組件都是為了實(shí)現(xiàn)專(zhuān)門(mén)的邏輯功中規(guī)模組件都是為了實(shí)現(xiàn)專(zhuān)門(mén)的邏輯功能而設(shè)計(jì)，但是通過(guò)適當(dāng)?shù)倪B接，可以實(shí)現(xiàn)一能而設(shè)計(jì)，但是通過(guò)適當(dāng)?shù)倪B接，可以實(shí)現(xiàn)一般的邏輯功能。般的邏輯功能。用中規(guī)模組件設(shè)計(jì)邏輯電路，可以減少連用中規(guī)模組件設(shè)計(jì)邏輯電路，可以減少連線、提高可靠性。線、提高可靠性。下面介紹用選擇器和譯碼器設(shè)計(jì)組合邏輯下面介紹用選擇器和譯碼器設(shè)計(jì)組合邏輯電路的方法。電路的方法。（3-6

26、1）一、用數(shù)據(jù)選擇器設(shè)計(jì)邏輯電路一、用數(shù)據(jù)選擇器設(shè)計(jì)邏輯電路輸輸 入入輸輸 出出A1A0W 10000D0010D1100D2110D3E四選一選擇器功能表四選一選擇器功能表時(shí)：時(shí)：0E 類(lèi)似三變量函數(shù)的表達(dá)式！類(lèi)似三變量函數(shù)的表達(dá)式！)()()()(013102011010AADAADAADAADW （3-62）例：例：利用四選一選擇器實(shí)現(xiàn)如下邏輯函數(shù)。利用四選一選擇器實(shí)現(xiàn)如下邏輯函數(shù)。AGGARGARGARY 與四選一選擇器輸出的邏輯式比較與四選一選擇器輸出的邏輯式比較)()()()(013102011010AADAADAADAADW 可以令：可以令：0AA 1AG RDD10 RD2 變

27、換變換）（）（）（GA1)AG(RAGRAGRY 1D3 （3-63）接線圖接線圖D0D1D2D3A0A1WAGRY“1”74LS153（3-64）2. 用用n位地址輸入的數(shù)據(jù)選擇器，可以位地址輸入的數(shù)據(jù)選擇器，可以產(chǎn)生任何一種輸入變量數(shù)不大于產(chǎn)生任何一種輸入變量數(shù)不大于n+1的組合邏輯函數(shù)。的組合邏輯函數(shù)。3. 設(shè)計(jì)時(shí)可以采用函數(shù)式比較法。控制設(shè)計(jì)時(shí)可以采用函數(shù)式比較法。控制端作為輸入端，數(shù)據(jù)輸入端可以綜合端作為輸入端，數(shù)據(jù)輸入端可以綜合為一個(gè)輸入端。為一個(gè)輸入端。用數(shù)據(jù)選擇器設(shè)計(jì)邏輯電路小結(jié)用數(shù)據(jù)選擇器設(shè)計(jì)邏輯電路小結(jié)1. 若要產(chǎn)生單輸出邏輯函數(shù)時(shí)若要產(chǎn)生單輸出邏輯函數(shù)時(shí), 可先考可先考慮數(shù)據(jù)選擇器。慮數(shù)據(jù)選擇器。（3-65）二、用線譯碼器設(shè)計(jì)多輸出邏輯電路二、用線譯碼器設(shè)計(jì)多輸出邏輯電路A1A01XX1111000011100110110101101011