一種數(shù)字頻率計的設(shè)計調(diào)研報告書

1、. . . . 本科生畢業(yè)論文(設(shè)計)調(diào)研報告9 / 11一種數(shù)字頻率計的設(shè)計一、 課題介紹（一） 課題主要目標任務(wù)設(shè)計的目標任務(wù) 1.基于單片機設(shè)計一個數(shù)字頻率計。 2.熟悉51或 AVR單片機集成開發(fā)環(huán)境，運用C語言編寫工程文件。 3.熟練應(yīng)用所選用單片機部結(jié)構(gòu)、資源，以與軟硬件調(diào)試設(shè)備的基本方法。 4.自行構(gòu)建基于單片機的最小系統(tǒng)，完成相關(guān)硬件電路的設(shè)計實現(xiàn)。 5.了解數(shù)字頻率計的工作原理和實現(xiàn)方法，以與人機交互模塊的設(shè)計。 6.學(xué)習(xí)數(shù)字檢測頻率計算法的軟硬件實現(xiàn)方法。（二） 系統(tǒng)功能與技術(shù)性能指標完成功能 頻率計又稱為頻率計數(shù)器，是一種專門對被測信號頻率進行測量的電子測量儀器。 技術(shù)要

2、求1.完成單片機最小系統(tǒng)設(shè)計； 2.精確完成頻率檢測的設(shè)計和實現(xiàn)（精度要求：檢測1V-5V頻率在1Hz-1MHz周期信號的周期，誤差不超過1%）； 3.完成軟件對硬件檢測和調(diào)試工作；簡要工作原理：其最基本的工作原理為：當被測信號在特定時間段T的周期個數(shù)為N時，則被測信號的頻率f=N/T。二、課題文獻綜述1、基于EDA技術(shù)的頻率計系統(tǒng)設(shè)計1） 金琳2）容提要：基于EDA技術(shù)設(shè)計的頻率計，依賴功能強大的計算機，利用硬件描述語言VHDL語言和EDA軟件來完成對系統(tǒng)硬件功能的實現(xiàn)，打破了傳統(tǒng)電子電路設(shè)計方法。采用EDA技術(shù)設(shè)計的電子電路，把具有控制功能的各個模塊程序下載到一塊芯片上，它代替了原有的許許

3、多多單元電路或單片機的控制芯片和大量的外圍電路，使電子電路設(shè)計更加靈活方便。 從實驗結(jié)果上看，采用EDA技術(shù)設(shè)計的電子電路，可以彌補傳統(tǒng)硬件電子電路設(shè)計中的不足。在硬件設(shè)計中不能完成的仿真實驗可以在軟件設(shè)計中實現(xiàn)，這是EDA技術(shù)設(shè)計的最大優(yōu)點。同時程序在EDA軟件平臺Max+plusII上編譯仿真后使結(jié)果更加清晰，波形測試點讀數(shù)精確，參數(shù)調(diào)節(jié)方便。因此軟件仿真設(shè)計可以節(jié)省設(shè)計資源，減少設(shè)計步驟，縮短設(shè)計周期。3）基本工作原理：測頻的原理歸結(jié)成一句話，即在單位時間對被測信號進行計數(shù)。圖1說明了測頻的原理與誤差產(chǎn)生的原因。4）結(jié)論：在本次畢業(yè)設(shè)計中，我主要采用功能強大的計算機，利用硬件描述語言VH

4、DL和EDA技術(shù)設(shè)計3位十進制數(shù)字顯示的數(shù)字式頻率計系統(tǒng)，使用時只要按照測頻量程需要，選擇合適的時基信號即閘門時間，對輸入被測信號進行計數(shù)，即可實現(xiàn)測頻的目的。它打破了傳統(tǒng)意義上的單兀電路或單片機技術(shù)實現(xiàn)的電子電路設(shè)計方法，大大簡化了電路結(jié)構(gòu)提高電路的穩(wěn)定性，節(jié)約能源。 本論文首先介紹了EDA技術(shù)的發(fā)展背景、應(yīng)用圍和設(shè)計中應(yīng)用的部分功能。接下來說明設(shè)計的頻率計的功能，設(shè)計思路與采用的電子兀件簡介，各兀器件的連接和電路布線。最后用HDL語言與匯編語言進行軟件編寫，經(jīng)過多次調(diào)試與修改，最終基本上實現(xiàn)了設(shè)計的要求。2、數(shù)字頻率計中C語言編程的研究1） 艾紅、王捷2）摘要：在單片機應(yīng)用系統(tǒng)中利用C語言

5、編程具有一定優(yōu)點。介紹了用C語言實現(xiàn)數(shù)字頻率計的軟件設(shè)計。介紹了C語言使用中幾個關(guān)鍵問題。并對一數(shù)字頻率計的主程序、顯示程序中小數(shù)點處理程序進行了論述。全部軟件編程不是采用常規(guī)的匯編語臺，而是利用C語言強大的浮點運算能力，實現(xiàn)頻率計的軟件設(shè)計。因此提高了頻率計的測量精度。具有一定的實用價值。關(guān)鍵詞：頻率測量；單片機；C語言；周期3）C51語言使用中幾個關(guān)鍵問題：在數(shù)字頻率計中，沒有采用常用的匯編語言，全部軟件用C語言編程。8051中一片機的C語言編譯器簡稱C51。C51程序有且僅有一個名為main的主程序。a、用#include在C語言源程序中包含庫文件。例如:#include<reg5

6、1.h> b、為了能直接訪問特殊功能寄存器SFR, C51提供了一種自主形式的定義方法，這是標準C語言中所沒有的，僅適于單片機編程。例如:sfr TMOD= 0X89;c、對于片外的1/ 0擴展，用“#define”語句進行定義如:# define PORT A XBYTE0xffc0;d、實時中斷程序的編程方法。中斷函數(shù)的聲明方法如下：void <函數(shù)名>(void) interrupt中斷向量代號using部寄存器組代號 4）結(jié)論：木文的工作基礎(chǔ)是應(yīng)用單片機設(shè)計的數(shù)字頻率計利用C語言進行中一片機應(yīng)用系統(tǒng)數(shù)字頻率計的設(shè)計，不僅編程簡單，精度高，而且避免了匯編語言在進行乘除法

7、運算時要考慮采用浮點運算的要求與匯編語言相比編程語句大大減少數(shù)字頻率計的全部軟件均經(jīng)過了調(diào)試。并進行了誤差分析頻率的測量圍從1Hz到1M Hz，具有一定的實用價值。3、基于量程自動轉(zhuǎn)換的頻率計設(shè)計 1） 吳建新 2）摘要：給出了基于EDA技術(shù)并結(jié)合測頻法和測周法來設(shè)計一個頻率測量系統(tǒng)的具體方案，該方案在高頻時采用測頻法，而在低頻時采用測周法，且兩種測量方法在頻率分界點可以自動轉(zhuǎn)換，從而在一片F(xiàn)PGA芯片上實現(xiàn)了高低 兩種數(shù)字頻率計的設(shè)計。關(guān)鍵詞：EDA；可編程邏輯器件；數(shù)字頻率計3）系統(tǒng)仿真：設(shè)計時，可以利用EDA工具MAX_ PLUS對VerilogHDL源設(shè)計進行編譯、適配、優(yōu)化、邏輯綜合

8、，然后自動地把VerilogHDL描述轉(zhuǎn)變成門級電路，進而完成電路分析、糾錯、驗證、自動布局布線、仿真等各項測試工作，最后利用編程下載程序并通過編程電纜下載數(shù)據(jù)到所用的FPGA器件中，從而完成了EDA設(shè)計工作。4）結(jié)語：木文介紹了使用VerilogHDL語言并將其下載到FPGA中來設(shè)計頻率計的方法。山于采用了全數(shù)字化設(shè)計，因此，本系統(tǒng)具有穩(wěn)定可靠、抗干擾能力強和現(xiàn)場可編程等優(yōu)點。該設(shè)計不必修改硬件電路，而是通過修改VerilogHDL源程序來增加一些新功能，從而滿足不同用戶的需要，實現(xiàn)數(shù)字系統(tǒng)硬件的軟件化。4、基于VHDL的多功能數(shù)字頻率計的設(shè)計1） 芳2）摘要：數(shù)字頻率計是近代電子技術(shù)領(lǐng)域的

9、重要測量工具之一，同時也是其他許多領(lǐng)域廣泛應(yīng)用的測量儀器。它是在規(guī)定的基準時間把測量的脈沖數(shù)記錄下來，換算成頻率并以數(shù)字形式顯示出來。本文主要論述了利用CPLD進行測頻、測周、脈寬、占空比等功能的測試。它包括硬件電路和軟件編程兩部分。硬件電路主要包括電源模塊、鍵控制模塊、顯示模塊、單片機和CPLD模塊。鍵控制模塊設(shè)置5個功能鍵和3個時間選擇鍵，鍵值的讀入采用4X4小鍵盤來完成;顯示部分用譽信公司的HY 12864液晶模塊。關(guān)鍵詞：頻率計；CPLD3）頻率測量方法：直接測頻法是最基本的測量頻率的方法。其原理就是在給定的閘門信號中填入脈沖，并通過一定的計數(shù)線路，得到所填充的脈沖的個數(shù)，從而算出待測

10、信號的頻率或者周期。4）結(jié)論：硬件的設(shè)計在經(jīng)過準備、設(shè)計、畫圖、焊接、測試階段后，基本上達到了預(yù)定的要求。第二個階段就是軟件編程了。軟件主要分為單片機的C語言和CPLD的VHDL程序設(shè)計。對于VHDL，根據(jù)設(shè)計的功能要求，完成各模塊的編程、仿真下載，通過編程器燒錄到電路板中。5、全同步數(shù)字頻率測量方法的研究1） 2）摘要：頻率測量不僅在工程應(yīng)用中有非常重要的意義，而且在高精度定時系統(tǒng)中也處于核心地位，正負1個計數(shù)誤差通常是限制頻率測量精度進一步提高的重要原因。闡述了常用數(shù)字頻率測量方法的基本原理和各自優(yōu)缺點，在分析正負1個計數(shù)誤差產(chǎn)生原因的基礎(chǔ)上，提出了利用被測信號、時鐘基準和測量門限相位的全

11、同步來消除計數(shù)誤差的頻率測量方法，給出了基于FPCA實現(xiàn)該方法的實驗原理和實驗對比結(jié)果。關(guān)鍵詞：相位同步；頻率測量；FPCA；計數(shù)誤差3）全同步數(shù)字頻率測量方法的原理： M/T法是目前使用比較廣泛的一種頻率測量方法其核心思想是通過閘門信號與被測信號同步，將閘門時間T控制為被測信號周期的整數(shù)倍測量時，先打開參考閘門，當檢測到被測信號脈沖沿到達時開始計時，對標準時鐘計數(shù);參考閘門關(guān)閉時，計時器Jl不立即停止計時，而是待檢測到被測信號脈沖沿到達時才停止計時，完成測量被測信號整數(shù)個周期的過程測量的實際閘門時間與參考閘門時間可能不完全相符，擔最大差值不超過被測信號的一個周期。4）結(jié)論：本文研究了如何利用

12、CORDIC算法在AS1C中實現(xiàn)高速高精度的直接數(shù)字頻率合成可以看到，本文所討論的基于CORDIC迭代算法的DDS不但省去了傳統(tǒng)NCO龐大的存儲器資源，僅用移位寄存器和加法器就可產(chǎn)生正/余弦信號，結(jié)構(gòu)簡單，而且保留了一般NCO頻率分辨率高、變化速度快、相位可連續(xù)線性變化、生成的正/余弦信號正交特性好等特點，非常適用于在正交數(shù)字混頻器中進行高速、高精度的數(shù)字調(diào)制解調(diào)。6、基于單片機的頻率計設(shè)計1） 赫建國、立新、黨劍華2）摘要：以單片機89C51為核心設(shè)計了一種頻率計。在設(shè)計中應(yīng)用單片機的數(shù)學(xué)運算和控制功能，實現(xiàn)了測量量程的自動切換，既滿足測量精度的要求，又滿足系統(tǒng)反應(yīng)時間的要求。關(guān)鍵詞：頻率測

13、量；單片機；數(shù)據(jù)處理3）處理方法：本頻率計的設(shè)計以AT 89C51單片機為核心，利用它部的定時/計數(shù)器完成待測信號周期/頻率的測量。單片機AT 89C51部具有2個16位定時/計數(shù)器，定時/計數(shù)器的工作可以由編程來實現(xiàn)定時、計數(shù)和產(chǎn)生計數(shù)溢出中斷要求的功能。在構(gòu)成為定時器時，每個機器周期加1(使用12MHz時鐘時，每1u、加1)，這樣以機器周期為基準可以用來測量時間間隔。在構(gòu)成為計數(shù)器時，在相應(yīng)的外部引腳發(fā)生從1到0的跳變時計數(shù)器加1，這樣在計數(shù)閘門的控制下可以用來測量待測信號的頻率。外部輸入每個機器周期被采樣一次，這樣檢測一次從1到。的跳變至少需要2個機器周期( 24個振蕩周期)，所以最大計

14、數(shù)速率為時鐘頻率的1/ 24使用12MHz時鐘時，最大計數(shù)速率為500KH z)。定時/計數(shù)器的工作由相應(yīng)的運行控制位TR控制，當TR置1,定時/計數(shù)器開始計數(shù);當TR清0，停止計數(shù)。4）結(jié)論：本文介紹了一種基于單片機89C51制作的頻率計的設(shè)計方法，所制作的頻率計需要外圍器件較少，適宜用于嵌入式系統(tǒng)。該頻率計應(yīng)用周期測量和相應(yīng)的數(shù)學(xué)處理實現(xiàn)低頻段的頻率測量，因此很容易擴展實現(xiàn)信號的周期測量和占空比測量。該頻率計被應(yīng)用于筆者設(shè)計的“高頻實驗裝置”之中，用來對LC振蕩器和RC振蕩器輸出信號的頻率穩(wěn)定度進行測量，取得良好的應(yīng)用效果。7、基于單片機高性價比頻率計的設(shè)計與實現(xiàn)1） 雷星、偉、蘆艷龍2）

15、摘要：該系統(tǒng)以8051的一片機為核心，應(yīng)用的一片機的運算和控制功能并采用LED 顯示器實時地將所測頻率顯示出來，既滿足測量的精度要求，又具有很好的性能價格比。關(guān)鍵詞：單片機；同步；頻率測量3）系統(tǒng)測量原理：測量方法采用多周期同步測量法，保證了測量精度。多周期同步測量原理與傳統(tǒng)的頻率和周期的測量原理不同，時鐘信號(f0)經(jīng)同步電路作用后與被測信寫同步。主門I與主門II在時間T被同時打開，于是計數(shù)器I和計數(shù)器II便分別對被測信號和時鐘信號的周期數(shù)進行累計。在T，事件計數(shù)器的祟加數(shù)為Na;時間計數(shù)器的累加數(shù)為Nb。再由單片機運算得出被測頻率從(Na/Nb) X f。由于D觸發(fā)器的同步作用，計數(shù)器I所

16、記錄的Na值已不存正負1誤差的影響。但由于時鐘信號與閘門的開和關(guān)無確定的相位關(guān)系，計數(shù)器II所記錄的Nb值仍存在正負1誤差的影響，由于時鐘頻率很高，正負1誤差影響小，所以測量精度與被測信號頻率無關(guān)，且在全頻段的測量精度是均衡的。4）結(jié)論：該系統(tǒng)結(jié)構(gòu)簡單，與傳統(tǒng)的電路相比，該系統(tǒng)處理速度快、穩(wěn)定性高，用多周期同步測量法實現(xiàn)全頻段的頻率精確測量 ,具有較高的性價比。本文的創(chuàng)新觀點是計數(shù)器和定時器分別由前后兩級組成，前級電路由高速的TTL.計數(shù)器74LS393構(gòu)成八位二進制計數(shù)器;后級由的單機的計數(shù)器構(gòu)成十六位二進制計數(shù)器，大大提高了頻率計的測錄圍。8、相關(guān)計數(shù)法數(shù)字頻率計的研究與實現(xiàn)1） 徐江豐、

17、曦2）摘要：文章介紹了相關(guān)計數(shù)法測量頻率的原理，并介紹了在單片機系統(tǒng)平臺上使用傳統(tǒng)計數(shù)芯片8254和復(fù)雜可編程邏輯芯片(CPLD)，實現(xiàn)了應(yīng)用該原理的數(shù)字頻率計。針對8254在設(shè)計上的不足，提出了基于軟件編程產(chǎn)生正向脈沖以解決高階計數(shù)初值裝入的方法并對用CPLD實現(xiàn)等精度測頻的優(yōu)點作一介紹。實現(xiàn)的兩個系統(tǒng)測頻精度均達到了很高的指標。關(guān)鍵詞：數(shù)字頻率計；相關(guān)計數(shù)法；CPLD3）雙計數(shù)器相關(guān)測頻原理：對頻率量的測量，通常采用直接測量的方法，即在一設(shè)定時間周期T，對待測信號脈沖進行計數(shù)，設(shè)計數(shù)值為N，則待測信號頻率f = N/T。在實際的應(yīng)用過程當中，常常對高頻段，采用直接測量頻率；對低頻段，則改為

18、間接測量，用測周期的方法。直接測量的方法一般用于對測量精度要求不高的場合。直接測頻法限制了測量精度的提高，而相關(guān)計數(shù)法則可實現(xiàn)較大圍頻段的等精度測量，即同時使用兩個計數(shù)器分別對待測信號頻率f和頻標信號頻率f0。在同一時間間隔進行計數(shù)。4）結(jié)束語：兩種實現(xiàn)方案雖然測量原理一樣，但是在電路實現(xiàn)周期和模塊移植上，CPLD擁有常規(guī)器件無可比擬的優(yōu)勢，不僅如此，它的電路實現(xiàn)的可靠性和測量指標均優(yōu)于常規(guī)器件。這也反映了CPLD和FPGA的流行趨勢。三、 方案選擇論證方案一：數(shù)字頻率計主要由四個部分組成：信號整形部分、單片機控制部分、時基電路部分、數(shù)據(jù)鎖存部分、和數(shù)據(jù)顯示部分。整體框圖如圖 1所示。待測信號

19、進入系統(tǒng)，信號整形部分會將其整形成脈沖，另一方面，時基電路提供標準的時基脈沖，在其上升沿達到1s時結(jié)束計數(shù)。而在這1秒測得的整形后的脈沖頻率就是待測信號的頻率。之后單片機送數(shù)據(jù)鎖存，并等待命令，若繼續(xù)測量則返單片機部分信號整形部分時基電路部分數(shù)據(jù)鎖存部分顯示部分圖 1 方案一系統(tǒng)結(jié)構(gòu)框圖回測量，此時仍可將數(shù)據(jù)送顯示，若無繼續(xù)測量命令則，直接送數(shù)據(jù)顯示。這個方案的設(shè)計關(guān)鍵是555定時器構(gòu)成的多諧振蕩器是否能夠提供標準的脈沖。實際上，在現(xiàn)實中是很難做到精確1s的。因此，如果這點把握不好將直接影響最后的精度。較為合理的解決辦法是，做實物時可以選擇其電容電阻的參數(shù)設(shè)定，用示波器先進行測量，直到取得較為滿意的結(jié)果。還有一個問題就是在測量某一段頻率時很有可能會出現(xiàn)偏差，如果它在某一段都出現(xiàn)一樣差值的偏差，我們可以進行人為的補償，這樣可以最大限度提高精確度。方案二：數(shù)字頻率計由五個部分組成：信號整形部分、分頻處理部分、數(shù)據(jù)選擇部分、單片機部分和數(shù)據(jù)