第四章常用組合邏輯

1、第第4章章常用組合邏輯常用組合邏輯功能器件功能器件編碼器 編碼 把二進制編碼按照一定的規(guī)律編排，如8421碼、格雷碼等，使每組代碼具有一定的含義（代表某個數(shù)或者控制符），稱為編碼。 編碼器 能實現(xiàn)編碼功能的邏輯電路稱為編碼器。 常用的有8線-3線編碼器、10線-4線編碼器、4線-2線編碼器。4線-2線編碼器 實現(xiàn)的電路功能 在編碼器若干個輸入中，任何時刻只有一個輸入信號轉(zhuǎn)換為對應(yīng)的二進制碼； 輸入高電平有效，即當I0I3位中的某一個輸入為1，輸出Y1Y0即為相對應(yīng)的代碼。 弊端 當輸入為0000和1000時，輸出都是00，但是這兩種情況在實際生活中是需要區(qū)分的。 實際輸入時有可能同時多個輸入端

2、輸入1； 四、優(yōu)先編碼器：四、優(yōu)先編碼器： 識別請求信號的優(yōu)先級別并進行編碼的邏輯部件。識別請求信號的優(yōu)先級別并進行編碼的邏輯部件。 功能分析 I0只有當I1I3輸入為0，且I0=1時，輸出才為00； I1只有當I2，I3輸入為0，且I1=1時，輸出才為01，不管I0輸入何種電平； I2只有當I3輸入為0，且I2=1時，輸出才為10，不管I0 I1輸入何種電平； I3=1時，輸出才為11，不管I0 I2輸入何種電平； 因此，他們的優(yōu)先級從高到低分別為I3I2I1I0集成電路編碼器：集成電路編碼器：1）功能：實現(xiàn)對多個輸入信號中優(yōu)先級）功能：實現(xiàn)對多個輸入信號中優(yōu)先級別最高的進行編碼。別最高的進

3、行編碼。2）典型芯片：）典型芯片：83線優(yōu)先編碼器線優(yōu)先編碼器74148，該芯片共有該芯片共有16條引線；其中輸入線條條引線；其中輸入線條9條，條，輸出線輸出線5條，電源（條，電源（VCC）和地（）和地（GND ）各一條，輸入（各一條，輸入（07）接收八個輸入信號，）接收八個輸入信號，數(shù)字越大的優(yōu)先級別越高，輸入信號低數(shù)字越大的優(yōu)先級別越高，輸入信號低電平有效。輸出信號低電平有效，電平有效。輸出信號低電平有效，EI輸輸入使能端，輸出使能端入使能端，輸出使能端EO和優(yōu)先編碼工和優(yōu)先編碼工作狀態(tài)標志作狀態(tài)標志GS。利用這三個信號可進行。利用這三個信號可進行功能擴充。功能擴充。3）應(yīng)用：廣泛用于中斷

4、優(yōu)先排隊等，以）應(yīng)用：廣泛用于中斷優(yōu)先排隊等，以實現(xiàn)優(yōu)先權(quán)管理。實現(xiàn)優(yōu)先權(quán)管理。擴展應(yīng)用用2片“83”優(yōu)先編碼器組成“164”優(yōu)先編碼器當s=1，不工作當s=0，I15I0=1時，不編碼當s=0， I15I8=1， I7I0至少有一端不為1，低位片編碼，高位片不編碼；當s=0， I15I8=0 , I7I0為任意電平，高位片編碼，低位片不編碼?！纠}】某醫(yī)院有一、二、三、四號4間病房，每間設(shè)有呼叫按鈕，同時在護士值班室內(nèi)對應(yīng)地裝有一號、二號、三號、四號4個指示燈。 現(xiàn)要求當一號病室的按鈕按下時，無論其他病室的按鈕是否按下，只有一號燈亮。，當一號病室的按鈕沒有按下而二號病室的按鈕按下時，無論三、

5、四號病室的按鈕是否按下，只有二號燈亮。當一、二號病室的按鈕都未按下而三號病室的按鈕按下時，無論四號病室的按鈕是否按下，只有三號燈亮。只有在一、二、三號病室的按鈕均未按下而按下四號病室的按鈕時，四號燈才亮。試用優(yōu)先編碼器74LSI48和門電路設(shè)計滿足上述控制要求的邏輯電路，給出控制四個指示燈狀態(tài)的高、低電平信號。解：以4321AAAA、分別表示按下一、二、三、四號病房按下按鈕給出的低電平信號，以Y1、Y2、Y3、Y4表示一、二、三、四號燈亮的信號。Y4Y3Y27I6I5I4I3I2I1I0ISG2A1A0AEO1O1O&Y1VCC1A2A3A4AEI 譯碼器譯碼器/數(shù)據(jù)分配器數(shù)據(jù)分配器

6、一、譯碼器的定義及功能一、譯碼器的定義及功能 1、譯碼：、譯碼：（它是編碼的逆過程）將具有特定含義的二進制（它是編碼的逆過程）將具有特定含義的二進制碼進行辨別，并轉(zhuǎn)換成控制信號。碼進行辨別，并轉(zhuǎn)換成控制信號。 2、譯碼器：具有譯碼功能的邏輯電路稱為譯碼器。、譯碼器：具有譯碼功能的邏輯電路稱為譯碼器。 3、功能：將、功能：將n個輸入變量變換成個輸入變量變換成2n個輸出個輸出 函數(shù)，每個輸出函數(shù)，每個輸出函數(shù)對應(yīng)于函數(shù)對應(yīng)于n個輸入變量的一個最小項或者最大項。個輸入變量的一個最小項或者最大項。74138集成譯碼器（集成譯碼器（3-8線譯碼器）線譯碼器） 1）該芯片共有）該芯片共有16條引線，其中條

7、引線，其中6條輸入線，條輸入線，8條條輸出線（輸出線（Y0Y7），），1條電源線和條電源線和1條地線。輸入條地線。輸入線線A、B、C接收輸入代碼，接收輸入代碼，S1、S2和和S33個使能個使能輸入端，輸出線輸入端，輸出線Y0Y7與輸入代碼構(gòu)成的最大項與輸入代碼構(gòu)成的最大項（即最小項之非）對應(yīng)，輸出低電平有效。（即最小項之非）對應(yīng)，輸出低電平有效。 2）應(yīng)用：二進制譯碼器除了用于實現(xiàn)地址譯碼，）應(yīng)用：二進制譯碼器除了用于實現(xiàn)地址譯碼，指令譯碼等功能外，還可用于實現(xiàn)各種邏輯函數(shù)指令譯碼等功能外，還可用于實現(xiàn)各種邏輯函數(shù)的功能。的功能。 3）原理分析：）原理分析：1）由圖得邏輯函數(shù)；）由圖得邏輯函數(shù)

8、；2）化簡；）化簡；3）功能圖；功能圖； 4）例。）例。3. 集成38譯碼器74138功能表G1G2A+G2BA2A1A0Y0Y1Y2Y3Y4Y5Y6Y710000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110111111111011111111iBAimGGGY)(221表達式：使能信號有效時：iimY 使能信號G1：高電平有效； G2A、 G2B ：為低電平有效4. 譯碼器應(yīng)用產(chǎn)生邏輯函數(shù)iiBAimmGGGY)(2213-8譯碼器表達式：

9、任何邏輯函數(shù)都可表示成最小項之和形式：iiiYmmF所以可以用譯碼器和與非門實現(xiàn)邏輯函數(shù)。一般，n個輸入端的譯碼器可實現(xiàn)n變量的邏輯函數(shù)?！纠}1】用74138譯碼器產(chǎn)生邏輯函數(shù)ABCBABCAF解：用與非門配合實現(xiàn)因為76537653mmmmmmmmABCCABCBABCAF7653mmmm76537070, 012YYYYFmmYYAAAABC，分別表示最小項分別接在將F1AB C5. 譯碼器功能擴展2片38譯碼器擴展為416譯碼器方案一：Y76Y5YY3Y42Y1Y0Y2BG2A1A0A2AG1G12A1A0A3A74138(1)2BG2AGY1514Y13YY11Y1210Y9Y8Y2

10、BG2A1A0A2AG1G74138(2)譯碼器功能擴展Y76Y5YY3Y42Y1Y0Y2BG2A1A0A2AG1G2A1A0A3A74138(1)2BG1GY1514Y13YY11Y1210Y9Y8Y2BG2A1A0A2AG1G74138(2)2片38譯碼器擴展為416譯碼器方案二：譯碼器功能擴展用3-8譯碼器74138和2-4譯碼器74139擴展成5-32譯碼器。Y76Y5YY3Y42Y1Y0Y2BG2A1A0A2AG1G74138(1)Y1514Y13YY11Y1210Y9Y8Y2BG2A1A0A2AG1G74138(2)Y2322Y21YY19Y2018Y17Y16Y2BG2A1A0A

11、2AG1G74138(3)Y3130Y29YY27Y2826Y25Y24Y2BG2A1A0A2AG1G74138(4)Y32Y1Y0Y1A0A2G1G741392A1A0A4A3A2G1G1返回返回 三、三、7442二一十進二一十進制譯碼器：制譯碼器： 1、功能：將、功能：將BCD碼的碼的10組代碼翻譯成與十進組代碼翻譯成與十進制的制的10個數(shù)字符號對應(yīng)個數(shù)字符號對應(yīng)的輸出信號。的輸出信號。 2、該芯片共有、該芯片共有16條引條引線 ， 其 中線 ， 其 中 4 條 輸 入 線條 輸 入 線A3A。接收。接收8421碼；碼；10條輸出線條輸出線Y0Y9對應(yīng)對應(yīng)09十個字符，輸出低十個字符，輸出

12、低電平有效，另外一條電電平有效，另外一條電源線和一條地線。源線和一條地線。七段顯示譯碼器在數(shù)字系統(tǒng)中，如數(shù)字儀表、數(shù)字鐘等，常需將測量數(shù)據(jù)和運算結(jié)果用十進制數(shù)碼顯示出來，譯碼顯示電路的功能是將輸入的BCD碼譯成能用于顯示器件的十進制數(shù)的信號，并驅(qū)動顯示器顯示數(shù)字。譯碼顯示器通常由譯碼器、驅(qū)動器和顯示器三部分組成，結(jié)構(gòu)方框圖如圖所示。譯碼器驅(qū)動器顯示器BCD碼數(shù)碼顯示器 定義 用來顯示數(shù)字、文字或符號的器件 顯示方式 字形重疊式：它是將不同字符的電極重疊起來，要顯示某字符，只須使相應(yīng)的電極發(fā)亮即可。 分段式：數(shù)碼是由分布在同一平面上若干段發(fā)光的筆劃組成。 占陣式：它由一些按一定規(guī)律排列的可發(fā)光的

13、點陣所組成，利用光點的不同組合顯示不同的數(shù)碼。目前應(yīng)用最為廣泛的是分段式的，下面以半導(dǎo)體七段數(shù)碼管為例，說明顯示器的工作原理。利用七段不同的組合方式組合，顯示015這16個阿拉伯數(shù)字。實際應(yīng)用中1015是并不采用，而是用兩位數(shù)碼顯示器進行顯示2.譯碼/驅(qū)動器顯示器需譯碼/驅(qū)動器配合才能完成其顯示功能。與TS547顯示器相配合的典型七段譯碼/驅(qū)動器為7448，其集成芯片引腳圖如下所示。僅顯示有效數(shù)字的實例a b c d e f gDCBARBI10111a b c d e f gDCBARBI10100a b c d e f gDCBARBI10000a b c d e f gDCBARBI00

14、010a b c d e f gDCBARBI00000a b c d e f gDCBARBI0000RBORBORBORBORBO返回返回4.3 數(shù)據(jù)選擇器（多路選擇器）數(shù)據(jù)選擇器（多路選擇器）一、數(shù)據(jù)選擇器的定義功能：一、數(shù)據(jù)選擇器的定義功能：1、數(shù)據(jù)選擇功能：是指經(jīng)過選擇，把多個通道的數(shù)據(jù)傳送到唯、數(shù)據(jù)選擇功能：是指經(jīng)過選擇，把多個通道的數(shù)據(jù)傳送到唯一的公共數(shù)據(jù)通道上去。對于一個具有一的公共數(shù)據(jù)通道上去。對于一個具有2n個輸入個輸入 和和1個輸出的多個輸出的多路選擇器，應(yīng)有路選擇器，應(yīng)有n個選擇變量。個選擇變量。2、數(shù)據(jù)選擇器：實現(xiàn)數(shù)據(jù)選擇功能的邏輯電路稼為數(shù)據(jù)選擇器。、數(shù)據(jù)選擇器：實

15、現(xiàn)數(shù)據(jù)選擇功能的邏輯電路稼為數(shù)據(jù)選擇器。3、4選選1數(shù)據(jù)選擇器工作原理：數(shù)據(jù)選擇器工作原理：1. 4 -1數(shù)據(jù)選擇器F2通道選擇D31D0D2D1S0S多路選擇器D31D0DEFF2D1S0S四選一選擇器原理及符號1203210niiiDmGBADGDABGADBGDABGF4. 數(shù)據(jù)選擇器功能擴展 - 通道擴展 8-1擴展成擴展成16-1MUXEFGHIKMNOPJLACBDSSSS02134657032457610123&1IC1IC2EES S SS S SYYF0120125. 數(shù)據(jù)選擇器應(yīng)用實例邏輯函數(shù)的一般形式：iimFMUX的輸出表達式：120niiiDmY 令邏輯函數(shù)中

16、 mi 所對應(yīng)MUX輸出表達式中的 Di =1，其余項所對應(yīng)的Di =0，即可用MUX實現(xiàn)邏輯函數(shù)。 一般，具有 n 個選通端的MUX可實現(xiàn) n 變量的邏輯函數(shù)，最多可實現(xiàn) n+1 個變量的邏輯函數(shù)。數(shù)據(jù)選擇器應(yīng)用實例1實例1：用8-1選擇器74151實現(xiàn)函數(shù)：CBACBACBACBACBAF),(解：11101000),(765432107653mmmmmmmmmmmmCBACBACBACBACBAF 令74151的通道選擇信號S2、S1、S0分別接A、B、C，數(shù)據(jù)輸入端D0、D1、D2、D4接低電平，D3、D5、D6、D7接高電平，即可實現(xiàn)電路。數(shù)據(jù)選擇器應(yīng)用實例1電路ABCF010ED

17、D D DF74151S2S1S0D D D D0 1 2 3 4 5 6 7數(shù)據(jù)選擇器應(yīng)用實例2實例2：用一片數(shù)據(jù)選擇器74151和必要的門設(shè)計 一個電路，輸入為4位二進制數(shù)，當輸入數(shù) 據(jù)能被2或5整除時輸出為1，否則輸出為0。解：設(shè)輸入的4位二進制數(shù)為ABCD，輸出用Y表示， 則真值表如下：A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Y 1 0 1 0 1 1 1

18、0 1 0 1 0 1 0 1 1 輸入輸出數(shù)據(jù)選擇器應(yīng)用實例2表達式DCBADCBADCBADCBADCBADCBADCBADCBADCBADCBAY 令8-1MUX的通道選擇信號S2、S1、S0分別接A、B、C，則（mi 是S2、S1、S0的最小項）：DmDmDmDmDmDmDmDmDmDmY7765432210整理得：1176543210mDmDmDmDmmDmDmY數(shù)據(jù)選擇器應(yīng)用實例2電路令74151的數(shù)據(jù)輸入信號D0、D1、D3、D4、D5、D6 接 D，D2、D7接高電平，即可實現(xiàn)電路。ABCYD10ED D D DF74151S2S1S0D D D D0 1 2 3 4 5 6

19、7數(shù)據(jù)選擇器應(yīng)用實例3實例3：用8-1MUX和三進制計數(shù)器設(shè)計一個序列碼10100110發(fā)生器。解： 令D0D7=10100110，且S2S1S0從000開始按 加1規(guī)律變化，即可實現(xiàn)電路。ED D D DF74151YS01 0 1 0 0 1 1 02S1S0D D D D0 1 2 3 4 5 6 7YS2S1S04.5 算術(shù)運算電路算術(shù)運算電路 半加器和全加器：它們是完成半加器和全加器：它們是完成1位二進制數(shù)相加的一種位二進制數(shù)相加的一種組合邏輯電路。組合邏輯電路。 半加器：半加器： 全加器：全加器： 多位數(shù)加法器：多位數(shù)加法器： 串行進位加法器：串行進位加法器： 若有多位數(shù)相加，則可

20、采用并行相加串行進位的方式若有多位數(shù)相加，則可采用并行相加串行進位的方式 來完成。來完成。 串行進位：任串行進位：任1位的加法運算必須在低位的加法運算必須在低1位的運算完成之后才能進行的進位的運算完成之后才能進行的進位方式。位方式。1. 半加器半加器:半加器是不考慮低位進位的加法器表達式:Si= Ai BiCi= Ai BiAiBiSiCiHA符號：返回返回真值表：AiBiSiCi0000011010101101輸入 輸出2. 全加器全加器是考慮了低位進位的加法器。表達式：表達式：Si ( A i,B i,C i-1 ) = m(1,2,4,7) = A iB iC i-1Ci ( A i,B

21、 i,C i-1 ) = m(3,5,6,7) = A i B i +(A iBi)C i-1AiBSiiFAi-1CiC符號：返回返回Ai Bi Ci-1 Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 真值表:3. 多位二進制全加器一種四位并行輸入，并行輸出的全加器如下圖:缺點：速度慢返回返回A3B3C3S3FA3A2B2S2FA2A1B1S1FA1A0S0FA0B0Ci-1并行相加，串行進位4. 超前進位加法器 電路中各位的進位信號由專門的進位信號產(chǎn)生電路（進位門）

22、同時產(chǎn)生。一位全加器進位信號Ci分析： Ci = AiBiCi-1+AiBiC i-1+AiBiC i-1+AiBiC i-1 = AiBi+(AiBi)C i-1 Si= Ai Bi C i-1令：Gi = AiBi （進位產(chǎn)生函數(shù)） Pi = AiBi （進位傳遞函數(shù)） 則：Ci = Gi + Pi Ci-1 Si= Pi C i-1 所以有： C0 = G0 + P0 C-1 C1 = G1 + P1 C0 C2 = G2 + P2 C1 C3 = G3 + P3 C2各位的進位逐次代入得下式（式5.1）：C0 = G0 + P0 C-1 C1 = G1 + P1 C0 = G1 + P

23、1 G0+ P1P0 C-1C2 = G2 + P2 C1 = G2 + P2 G1+ P2P1 C0 = G2 + P2 G1+ P2P1 G0+ P2P1 P0C-1C3 = G3 + P3 C2 = G3 + P3 G2+ P3P2 C1 = G3 + P3 G2+ P3P2 G1+ P3P2 P1C-1 = G3 + P3 G2+ P3P2 G1+ P3P2 P1G0+ P3P2 P1 P0C-1 式5.1說明只要各位數(shù)據(jù)和低位進位同時輸入，各位之間的進位信號與和就能同時產(chǎn)生。和的產(chǎn)生式3.2：S0 = A0B0C-1 S1 = A1B1C0 S2 = A2B2C1 S3 = A3B3C2由式3.1和3.2可以構(gòu)成四位超前進位加法器。超前進位四位二進制全加器7483/283邏輯符號如下圖：3A2A1A0CoB3B2B1B0AB3B2B1B03A2A1A0AS3S2S1S0iC7483/283符號與引腳排列7483A0A1A2A3B0B1B2B3S0S1S2S3C-1C3GND748318169A3S2A2B2VccS1B1A1B0A0S0B3S3C3C-1數(shù)據(jù)比較器 數(shù)值比較器就是對兩數(shù)A、B進行比較，比判斷其大小的邏輯電路。判斷結(jié)果有AB；A1BAA BLAB 實現(xiàn)電路輸入 輸 出 A B LAB LA=B 0 0