第八九十章-CPU02-指令流程

1、CPU史葦杭史葦杭辦公室：辦公室：306辦公電話：辦公電話子郵件：電子郵件： 計算機(jī)組成原理計算機(jī)組成原理 系系統(tǒng)統(tǒng)總總線線存儲器存儲器 運(yùn)算器運(yùn)算器 控制器控制器 接口與通信接口與通信 輸入輸入/輸出設(shè)備輸出設(shè)備Cache 第八章第八章 CPU的結(jié)構(gòu)與功能（的結(jié)構(gòu)與功能（最難最難）（含（含 第八章第八章+第四篇）第四篇）8.1 CPU的基本功能與組成（的基本功能與組成（8.1）8.2 時序系統(tǒng)和控制方式（時序系統(tǒng)和控制方式（8.2 8.3 9）8.3 組合邏輯設(shè)計（組合邏輯設(shè)計（10）8.4 微程序設(shè)計（微程序設(shè)計（10）第八章第八章 CPU的結(jié)構(gòu)與功能的結(jié)構(gòu)與

2、功能8.2、時序系統(tǒng)和控制方式、時序系統(tǒng)和控制方式8.2.1 時序系統(tǒng)時序系統(tǒng) （指令周期、（指令周期、CPU周期、時鐘周期）周期、時鐘周期）8.2.2 指令流程指令流程8.2.3 指令流水指令流水8.2.4 時序控制時序控制 組合邏輯控制器的設(shè)計步驟組合邏輯控制器的設(shè)計步驟（前三步驟）（前三步驟）步驟一步驟一 擬定指令系統(tǒng)擬定指令系統(tǒng)（邏輯依據(jù)，講過了）（邏輯依據(jù)，講過了）步驟二步驟二 確定總體結(jié)構(gòu)確定總體結(jié)構(gòu)（空間安排，講過了）（空間安排，講過了）步驟三步驟三 擬定時序系統(tǒng)擬定時序系統(tǒng)（時間安排，講過了）（時間安排，講過了）步驟四步驟四 擬定指令流程圖擬定指令流程圖 （合并了步驟一、步驟三

3、）（合并了步驟一、步驟三）組合邏輯控制器的設(shè)計步驟組合邏輯控制器的設(shè)計步驟（前三步驟非常重要）（前三步驟非常重要）步驟一步驟一 擬定指令系統(tǒng)擬定指令系統(tǒng)（給出硬部件設(shè)計的（給出硬部件設(shè)計的邏輯依據(jù)邏輯依據(jù)）步驟二步驟二 確定總體結(jié)構(gòu)確定總體結(jié)構(gòu)（空間安排空間安排：設(shè)置哪些部件，確定數(shù)據(jù)通路）：設(shè)置哪些部件，確定數(shù)據(jù)通路）步驟三步驟三 擬定時序系統(tǒng)擬定時序系統(tǒng)（時間安排時間安排） 選定時序系統(tǒng)作為協(xié)調(diào)各部件工作的手段（周期選定時序系統(tǒng)作為協(xié)調(diào)各部件工作的手段（周期節(jié)拍節(jié)拍脈沖）脈沖） 即把一條指令的執(zhí)行過程分為若干個階段，一個階段為一個周期即把一條指令的執(zhí)行過程分為若干個階段，一個階段為一個周期

4、 一個階段一個名字（取指周期，一個階段一個名字（取指周期， 源周期，目的周期，執(zhí)行周期等）源周期，目的周期，執(zhí)行周期等）步驟四步驟四 擬定指令流程圖（合并了步驟一、步驟三）擬定指令流程圖（合并了步驟一、步驟三） 將一條指令的執(zhí)行步驟按時間順序用流程圖形式表示出來將一條指令的執(zhí)行步驟按時間順序用流程圖形式表示出來 （它是采用時序計數(shù)器設(shè)計控制器的關(guān)鍵一步）（它是采用時序計數(shù)器設(shè)計控制器的關(guān)鍵一步）步驟五步驟五 編制操作時間表（以步驟二、步驟四為基礎(chǔ)）編制操作時間表（以步驟二、步驟四為基礎(chǔ)） 將指令流程中規(guī)定的操作落實到由哪個部件完成，在什么時間完成將指令流程中規(guī)定的操作落實到由哪個部件完成，在什

5、么時間完成步驟六步驟六 微操作的組合與化簡微操作的組合與化簡 根據(jù)操作時間表，將產(chǎn)生同一微操作的條件用根據(jù)操作時間表，將產(chǎn)生同一微操作的條件用“或或”連接組合成原始連接組合成原始 表達(dá)式，利用邏輯化簡，獲得最簡單的邏輯表達(dá)式。表達(dá)式，利用邏輯化簡，獲得最簡單的邏輯表達(dá)式。步驟七步驟七 設(shè)計邏輯電路圖（結(jié)合現(xiàn)有的元件，適當(dāng)變換邏輯表達(dá)式。）設(shè)計邏輯電路圖（結(jié)合現(xiàn)有的元件，適當(dāng)變換邏輯表達(dá)式。）Review: 控制器控制器重在理解重在理解1、非訪存指令、非訪存指令 CLA的指令周期的指令周期：兩個兩個CPU周期周期。 指令功能：累加器清零操作。指令功能：累加器清零操作。8.2.2 指令流程指令流程

6、分析舉例分析舉例操作碼操作碼譯碼譯碼1）程序計數(shù)器程序計數(shù)器PC的內(nèi)容的內(nèi)容“20”送入送入地址寄存器地址寄存器MAR；2）程序計數(shù)器程序計數(shù)器PC的內(nèi)容的內(nèi)容+1，為取下一條指令做準(zhǔn)備；，為取下一條指令做準(zhǔn)備；3）地址寄存器地址寄存器MAR的內(nèi)容，送到的內(nèi)容，送到地址總線地址總線ABus上；上；4）存儲單元存儲單元20中的內(nèi)容經(jīng)中的內(nèi)容經(jīng)數(shù)據(jù)總線數(shù)據(jù)總線DBus送送數(shù)據(jù)緩沖寄存器數(shù)據(jù)緩沖寄存器MDR；5）數(shù)據(jù)緩沖寄存器數(shù)據(jù)緩沖寄存器MDR的內(nèi)容，送到的內(nèi)容，送到指令寄存器指令寄存器IR；6）指令寄存器指令寄存器中的中的操作碼操作碼被被譯碼譯碼或或測試；測試；7）CPU識別識別出是出是CLA指

7、令。指令。 220+11345CLA 第一個第一個CPU周期：取指令、操作碼譯碼周期：取指令、操作碼譯碼假設(shè)程序計數(shù)器假設(shè)程序計數(shù)器PC內(nèi)容為內(nèi)容為“20”000 2067操作碼操作碼譯碼器譯碼器第二個第二個CPU周期：執(zhí)行指令周期：執(zhí)行指令1）操作控制器操作控制器送一控制信號給送一控制信號給ALU；2）ALU響應(yīng)控制信號，對響應(yīng)控制信號，對AC清零清零。操作碼操作碼譯碼器譯碼器2、直接訪存指令、直接訪存指令 ADD的指令周期的指令周期：三個三個CPU周期。周期。 指令功能：兩個操作數(shù)相加，運(yùn)算結(jié)果放累加器指令功能：兩個操作數(shù)相加，運(yùn)算結(jié)果放累加器 一個操作數(shù)直接尋址、一個操作數(shù)隱含尋址。一個

8、操作數(shù)直接尋址、一個操作數(shù)隱含尋址。操作碼操作碼譯碼譯碼8.2.2 指令流程指令流程分析舉例分析舉例第一個第一個CPU周期：取指令，操作碼譯碼（同周期：取指令，操作碼譯碼（同CLA） 221+11345ADD 30 000 2167操作碼操作碼譯碼器譯碼器第二個第二個CPU周期：送操作數(shù)地址周期：送操作數(shù)地址1）把）把指令寄存器指令寄存器中的地址碼部分中的地址碼部分(30)送入送入地址寄存器地址寄存器000 30操作碼操作碼譯碼器譯碼器第三個第三個CPU周期：取操作數(shù)，執(zhí)行指令周期：取操作數(shù)，執(zhí)行指令1）從內(nèi)存中讀取操作數(shù)，送入數(shù)據(jù)緩沖寄存器；）從內(nèi)存中讀取操作數(shù)，送入數(shù)據(jù)緩沖寄存器；2）操作

9、數(shù)與累加器相加后存入累加器。）操作數(shù)與累加器相加后存入累加器。000 30000 006 000 006 000 000 000 006 操作碼操作碼譯碼器譯碼器3、存數(shù)指令、存數(shù)指令 STA的指令周期的指令周期：三個三個CPU周期周期。 指令功能：向內(nèi)存單元，寫入一操作數(shù)。指令功能：向內(nèi)存單元，寫入一操作數(shù)。操作碼操作碼譯碼譯碼8.2.2 指令流程指令流程分析舉例分析舉例第一個第一個CPU周期：取指令，操作碼譯碼周期：取指令，操作碼譯碼 222+11345STA 40 000 2267操作碼操作碼譯碼器譯碼器第二個第二個CPU周期：送操作數(shù)地址周期：送操作數(shù)地址000 40操作碼操作碼譯碼器

10、譯碼器000 40000 006 第三個第三個CPU周期：送操作數(shù)，執(zhí)行寫操作周期：送操作數(shù)，執(zhí)行寫操作累加寄存器累加寄存器的內(nèi)容，先送入的內(nèi)容，先送入數(shù)據(jù)緩沖寄存器數(shù)據(jù)緩沖寄存器，再，再寫入寫入到所選定的到所選定的存儲單元存儲單元(40)中。中。操作碼操作碼譯碼器譯碼器4、空操作指令、空操作指令 NOP的指令周期：兩個的指令周期：兩個CPU周期周期。 指令功能：控制器不發(fā)出任何控制信號。指令功能：控制器不發(fā)出任何控制信號。操作碼操作碼譯碼譯碼8.2.2 指令流程指令流程分析舉例分析舉例第一個第一個CPU周期：取指令，操作碼譯碼周期：取指令，操作碼譯碼 223+11345NOP 000 236

11、7操作碼操作碼譯碼器譯碼器第二個第二個CPU周期：執(zhí)行指令（沒有任何操作）周期：執(zhí)行指令（沒有任何操作）操作碼操作碼譯碼器譯碼器5、轉(zhuǎn)移指令、轉(zhuǎn)移指令 JMP的指令周期的指令周期：兩個兩個CPU周期。周期。 第一個第一個CPU周期：取指令周期：取指令第二個第二個CPU周期：周期：指令中地址碼指令中地址碼送送程序計數(shù)器程序計數(shù)器，代替原先的內(nèi)容作為下一條代替原先的內(nèi)容作為下一條指令的地址。指令的地址。從而改變了原先的程序順序。從而改變了原先的程序順序。8.2.2 指令流程指令流程分析舉例分析舉例第一個第一個CPU周期：取指令，操作碼譯碼周期：取指令，操作碼譯碼 224+11345JMP 21 0

12、00 2467操作碼操作碼譯碼器譯碼器第二個第二個CPU周期：執(zhí)行指令周期：執(zhí)行指令將指令的地址碼部分將指令的地址碼部分21送到程序計數(shù)器，改變了原先執(zhí)行順序送到程序計數(shù)器，改變了原先執(zhí)行順序000 21操作碼操作碼譯碼器譯碼器方框方框 代表代表一個一個CPU周期周期，方框中的內(nèi)容表示數(shù)據(jù)通路的某種控制操作。，方框中的內(nèi)容表示數(shù)據(jù)通路的某種控制操作。 菱形菱形 通常用來表示通常用來表示某種判別或測試某種判別或測試，不單獨占用一個不單獨占用一個CPU周期周期。8.2.2 指令流程指令流程 方框圖表示方框圖表示采用采用方框圖語言方框圖語言來表示來表示一條指令的指令周期一條指令的指令周期。五條指令序

13、列：五條指令序列：第一個第一個CPU周期：取指令，每條指令都相同；周期：取指令，每條指令都相同；CLA，JMP，NOP：兩個：兩個CPU周期；周期； ADD，STA：三個：三個CPU周期周期ABUS：地址總線：地址總線DBUS：數(shù)據(jù)總線：數(shù)據(jù)總線AC：累加器：累加器PC：程序計數(shù)器：程序計數(shù)器IR：指令寄存器：指令寄存器AR：地址寄存器：地址寄存器DR：數(shù)據(jù)緩沖寄存器：數(shù)據(jù)緩沖寄存器取指周期取指周期 FE執(zhí)行周期執(zhí)行周期 EX有間址嗎？有間址嗎？有中斷嗎？有中斷嗎？間址周期間址周期 IND中斷周期中斷周期 INT是是是是否否否否8.2.2 指令流程指令流程 一條指令完整的指令周期包括：一條指令

14、完整的指令周期包括： 取指周期取指周期 FE（必有）（必有） 間址周期間址周期 IND 執(zhí)行周期執(zhí)行周期 EX（必有）（必有） 中斷周期中斷周期 INT取指周期：取指周期：取出并分析指令。取出并分析指令。間址周期：間址周期：取操作數(shù)有效地址。取操作數(shù)有效地址。執(zhí)行周期：執(zhí)行周期：取操作數(shù)并執(zhí)行指令。取操作數(shù)并執(zhí)行指令。中斷周期：中斷周期：CPU響應(yīng)中斷。響應(yīng)中斷。例如：例如：設(shè)設(shè)CPU內(nèi)有下列部件：內(nèi)有下列部件：PC,IR,SP,AC,MAR,MDR和和CU（控制單元）（控制單元） 要求：要求：1）寫出完成間址尋址的取數(shù)指令）寫出完成間址尋址的取數(shù)指令 LDA X 的信息流。的信息流。 （將某

15、主存單元的內(nèi)容取至（將某主存單元的內(nèi)容取至AC中）中） 解：解：1）取指周期：）取指周期：PC 送送 MAR 送送 地址總線地址總線 PC + 1 送送 PC CU 發(fā)發(fā) 讀內(nèi)存命令讀內(nèi)存命令 數(shù)據(jù)數(shù)據(jù) 送送 數(shù)據(jù)總線數(shù)據(jù)總線 送送 MDR 送送 IR / 指令送入指令送入IR 指令操作碼部分指令操作碼部分 OP(IR) 送送 CU 2）間址周期）間址周期：指令地址碼部分：指令地址碼部分 送送 MAR 送送 地址總線地址總線 CU 發(fā)發(fā) 讀內(nèi)存命令讀內(nèi)存命令 數(shù)據(jù)數(shù)據(jù) 送送 數(shù)據(jù)總線數(shù)據(jù)總線 送送 MDR / 操作數(shù)地址送入操作數(shù)地址送入MDR3）執(zhí)行周期：）執(zhí)行周期：MDR 送送 MAR 送

16、送 地址總線地址總線 CU 發(fā)發(fā) 讀內(nèi)存命令讀內(nèi)存命令 數(shù)據(jù)數(shù)據(jù) 送送 數(shù)據(jù)總線數(shù)據(jù)總線 送送 MDR 送送 AC / 操作數(shù)送入操作數(shù)送入AC8.2.2 指令流程指令流程 例如：例如：設(shè)設(shè)CPU內(nèi)有下列部件：內(nèi)有下列部件：PC,IR,SP,AC,MAR,MDR和和CU（控制單元）（控制單元） 要求：要求：2）寫出中斷周期的信息流。）寫出中斷周期的信息流。解：解：2）在中斷周期內(nèi)需將程序斷點（在）在中斷周期內(nèi)需將程序斷點（在PC中）保存起來，通常把斷點存中）保存起來，通常把斷點存 入堆棧。（假設(shè)進(jìn)棧操作是先修改堆棧指針，后存入數(shù)據(jù)）入堆棧。（假設(shè)進(jìn)棧操作是先修改堆棧指針，后存入數(shù)據(jù)） CU 發(fā)

17、發(fā) 修改堆棧指針命令修改堆棧指針命令 (SP) 1 送送 SP, 送送 MAR 送送 地址總線地址總線 PC 送送 MDR CU 發(fā)發(fā) 寫內(nèi)存命令，寫內(nèi)存命令， MDR 送送 數(shù)據(jù)總線數(shù)據(jù)總線 寫入寫入 存儲單元存儲單元 CU 送送 新程序地址新程序地址 給給 PC SP SP斷點斷點SP8.2.2 指令流程指令流程 斷斷 點點PC新地址新地址PC1、取指周期數(shù)據(jù)流、取指周期數(shù)據(jù)流MDRCUMARPCIR存儲器存儲器CPU地址總線地址總線數(shù)據(jù)總線數(shù)據(jù)總線控制總線控制總線IR+1 8.2.2 指令流程指令流程 2、間址周期數(shù)據(jù)流、間址周期數(shù)據(jù)流MDRCUMARCPU地址總線地址總線數(shù)據(jù)總線數(shù)據(jù)總

18、線控制總線控制總線PCIR存儲器存儲器MDR8.2.2 指令流程指令流程 3、執(zhí)行周期數(shù)據(jù)流（不同的指令的數(shù)據(jù)流不同）、執(zhí)行周期數(shù)據(jù)流（不同的指令的數(shù)據(jù)流不同）4、中斷周期數(shù)據(jù)流、中斷周期數(shù)據(jù)流MDRCUMARCPU地址總線地址總線數(shù)據(jù)總線數(shù)據(jù)總線控制總線控制總線PC存儲器存儲器8.2.2 指令流程指令流程 保存保存PC中的中斷地址后，再送新地址給中的中斷地址后，再送新地址給PC8.2.2 指令流程指令流程 控制信號控制信號PCIRACCU時鐘時鐘ALU控制信號控制信號標(biāo)志標(biāo)志控制控制信號信號C0C1C2C3C4取指周期取指周期例：例：ADD X 取指周期的控制信號發(fā)送順序取指周期的控制信號發(fā)

19、送順序：C0、C1、讀、讀、C2、C3、C4PCIRCU1、 CPU 內(nèi)部不采用內(nèi)部不采用 總線的方式總線的方式PCPCPC M D RM A R M D R M A RPCIRACCU時鐘時鐘ALU控制信號控制信號標(biāo)志標(biāo)志控制控制信號信號 M D R M A RC1C2C3C5例：例：ADD X間址周期的控制信號發(fā)送順序：間址周期的控制信號發(fā)送順序：C5、C1、讀、讀、C2、C3IR M D R M D R M A R1、 CPU 內(nèi)部不采用內(nèi)部不采用 總線的方式總線的方式8.2.2 指令流程指令流程 控制信號控制信號PCIRACCU時鐘時鐘ALU控制信號控制信號標(biāo)志標(biāo)志控制控制信號信號 M

20、 D R M A RC1C2C5例：例：ADD X執(zhí)行周期的控制信號發(fā)送順序：執(zhí)行周期的控制信號發(fā)送順序：C5、C1、讀、讀、C2、C67、加、加、C8C7C6C8ACALU控制控制信號信號 M D R M A R M D R1、 CPU 內(nèi)部不采用內(nèi)部不采用 總線的方式總線的方式8.2.2 指令流程指令流程 控制信號控制信號例：例：ADD X 取指周期取指周期2. CPU 內(nèi)部采用內(nèi)部采用 總線方式（總線方式（output 輸出輸出 input 輸入輸入）8.2.2 指令流程指令流程 控制信號控制信號例：例：ADD X 間址周期間址周期2. CPU 內(nèi)部采用內(nèi)部采用 總線方式（總線方式（ou

21、tput 輸出輸出 input 輸入輸入）（Read）8.2.2 指令流程指令流程 控制信號控制信號例：例：ADD X 執(zhí)行周期執(zhí)行周期2. CPU 內(nèi)部采用內(nèi)部采用 總線方式（總線方式（output 輸出輸出 input 輸入輸入）（Read）8.2.2 指令流程指令流程 控制信號控制信號8.2、時序系統(tǒng)和控制方式、時序系統(tǒng)和控制方式8.2.1 時序系統(tǒng)（周期、節(jié)拍）時序系統(tǒng)（周期、節(jié)拍）8.2.2 指令流程指令流程8.2.3 指令流水（并行執(zhí)行）指令流水（并行執(zhí)行）8.2.4 時序控制時序控制 提高訪存速度：提高訪存速度：1、采用高速存儲芯片、采用高速存儲芯片2、多體、多體并行并行存儲結(jié)構(gòu)

22、存儲結(jié)構(gòu)3、采用高速緩沖存儲器、采用高速緩沖存儲器提高提高CPU速度：速度：P345 1、采用高速邏輯部件、采用高速邏輯部件2、改進(jìn)系統(tǒng)結(jié)構(gòu)：、改進(jìn)系統(tǒng)結(jié)構(gòu)： 采用采用流水技術(shù)流水技術(shù)開發(fā)系統(tǒng)的開發(fā)系統(tǒng)的并行性并行性。8.2.3 指令流水指令流水 指令銜接方式指令銜接方式CPU執(zhí)行指令序列時，各指令之間采取什么樣的銜接方式呢？執(zhí)行指令序列時，各指令之間采取什么樣的銜接方式呢？最簡單的是最簡單的是串行順序處理方式串行順序處理方式，即一條指令執(zhí)行完后才讀取下一條。，即一條指令執(zhí)行完后才讀取下一條。為了提高工作速度，現(xiàn)在的大多數(shù)計算機(jī)都采取為了提高工作速度，現(xiàn)在的大多數(shù)計算機(jī)都采取重疊處理方式重疊處

23、理方式。重疊的程度取決于重疊的程度取決于存儲與運(yùn)算部件的多少存儲與運(yùn)算部件的多少，還與控制器指令部件的工，還與控制器指令部件的工作方式有關(guān)（即作方式有關(guān)（即指令預(yù)取指令預(yù)取與與譯碼執(zhí)行譯碼執(zhí)行的技術(shù)）。的技術(shù)）?，F(xiàn)在，僅從現(xiàn)在，僅從預(yù)取指令預(yù)取指令的角度討論幾種指令銜接方式：的角度討論幾種指令銜接方式：1、單存儲體串行處理方式、單存儲體串行處理方式2、單存儲體重疊處理方式、單存儲體重疊處理方式3、雙存儲體重疊處理方式、雙存儲體重疊處理方式4、多存儲體重疊處理方式、多存儲體重疊處理方式1、單存儲體串行處理方式、單存儲體串行處理方式2、單存儲體重疊處理方式、單存儲體重疊處理方式取第取第K條指令條指

24、令取數(shù)取數(shù)運(yùn)算運(yùn)算取第取第K+1條指令條指令取數(shù)取數(shù)運(yùn)算運(yùn)算取第取第K條指令條指令取數(shù)取數(shù)運(yùn)算運(yùn)算取第取第K+1條指令條指令取數(shù)取數(shù)取第取第K條指令條指令取數(shù)取數(shù)運(yùn)算運(yùn)算取第取第K條指令條指令取取k+1條指令條指令取取k+2條指令條指令取第取第K+1條數(shù)條數(shù)取第取第K+2條數(shù)條數(shù)取第取第K+3條數(shù)條數(shù)取取k+3條指令條指令第第K條條運(yùn)算運(yùn)算第第K+2條條運(yùn)算運(yùn)算第第K+3條條運(yùn)算運(yùn)算第第K+1條條運(yùn)算運(yùn)算3、雙存儲體重疊處理方式（一存儲體存指令，一存儲體存數(shù)據(jù)）、雙存儲體重疊處理方式（一存儲體存指令，一存儲體存數(shù)據(jù)）取第取第K條數(shù)條數(shù)0體體1體體運(yùn)算器運(yùn)算器CPU進(jìn)行運(yùn)算時進(jìn)行運(yùn)算時內(nèi)存空閑沒

25、用內(nèi)存空閑沒用!8.2.3 指令流水指令流水 指令銜接方式指令銜接方式單體單體單體單體4、多存儲體重疊處理方式、多存儲體重疊處理方式 單元單元0 4 8地址譯碼器地址譯碼器地址寄存器地址寄存器存儲器存儲器0數(shù)據(jù)寄存器數(shù)據(jù)寄存器地址譯碼器地址譯碼器地址寄存器地址寄存器存儲器存儲器1數(shù)據(jù)寄存器數(shù)據(jù)寄存器地址譯碼器地址譯碼器地址寄存器地址寄存器存儲器存儲器3數(shù)據(jù)寄存器數(shù)據(jù)寄存器存儲體號存儲體號體內(nèi)地址體內(nèi)地址多體：多體：每個體有每個體有獨立的獨立的地址寄存器、地址譯碼器和數(shù)據(jù)寄存器地址寄存器、地址譯碼器和數(shù)據(jù)寄存器。交叉：交叉：每一個體的地址不連續(xù)。每一個體的地址不連續(xù)。0 4 8 / 1 5 9

26、/ 交叉編址交叉編址。目的：目的：提高單位時間內(nèi)取字的速率。提高單位時間內(nèi)取字的速率。 （CPU對存儲體一對多）對存儲體一對多）1593711地址譯碼器地址譯碼器地址寄存器地址寄存器存儲器存儲器2數(shù)據(jù)寄存器數(shù)據(jù)寄存器2610Review：多體交叉存儲器：多體交叉存儲器單元單元0 4 8地址譯碼器地址譯碼器地址寄存器地址寄存器存儲器存儲器0數(shù)據(jù)寄存器數(shù)據(jù)寄存器地址譯碼器地址譯碼器地址寄存器地址寄存器存儲器存儲器1數(shù)據(jù)寄存器數(shù)據(jù)寄存器地址譯碼器地址譯碼器地址寄存器地址寄存器存儲器存儲器3數(shù)據(jù)寄存器數(shù)據(jù)寄存器1593711地址譯碼器地址譯碼器地址寄存器地址寄存器存儲器存儲器2數(shù)據(jù)寄存器數(shù)據(jù)寄存器26

27、10取第取第K條指令條指令取第取第k條數(shù)條數(shù)第第k條條運(yùn)算運(yùn)算取第取第k+4條數(shù)條數(shù)第第k+4條條運(yùn)算運(yùn)算取取k+4條指令條指令0體體取第取第K+1條指令條指令取第取第k+1條數(shù)條數(shù)第第k+1條條運(yùn)算運(yùn)算取第取第k+5條數(shù)條數(shù)取取k+5條指令條指令1體體取第取第K+2條指令條指令取第取第k+2條數(shù)條數(shù)第第k+2條條運(yùn)算運(yùn)算取第取第k+6條數(shù)條數(shù)取取k+6條指令條指令2體體取第取第K+3條指令條指令取第取第k+3條數(shù)條數(shù)第第k+3條條運(yùn)算運(yùn)算取第取第k+7條數(shù)條數(shù)取取k+7條指令條指令3體體8.2.3 指令流水指令流水 指令銜接方式指令銜接方式流水線計算機(jī)的系統(tǒng)組成流水線計算機(jī)的系統(tǒng)組成 其中其

28、中CPU按流水線方式組織，按流水線方式組織，通常由三部分組成通常由三部分組成3級流水線：級流水線：指令部件、指令部件、指令隊列、指令隊列、執(zhí)行部件執(zhí)行部件。 為了使存儲器的存取時間能與為了使存儲器的存取時間能與流水線各過程段的速度相匹配，流水線各過程段的速度相匹配，一般都采用一般都采用多體交叉存儲器多體交叉存儲器。8.2.3 指令流水指令流水IF 取指取指ID 譯碼譯碼OF 取操作數(shù)取操作數(shù)EX 執(zhí)行執(zhí)行 流水線流水線CPUCPU的時空圖的時空圖 計算機(jī)的流水線處理過程非常類似于工廠中的流水裝配線。計算機(jī)的流水線處理過程非常類似于工廠中的流水裝配線。為了實現(xiàn)流水，首先把輸入的任務(wù)為了實現(xiàn)流水，

29、首先把輸入的任務(wù)(或過程或過程)分割為分割為一系列子任務(wù)一系列子任務(wù)，并使，并使各子任務(wù)能在流水線的各個階段各子任務(wù)能在流水線的各個階段并發(fā)地執(zhí)行并發(fā)地執(zhí)行。當(dāng)任務(wù)連續(xù)不斷地輸入流水線時，在流水線的輸出端便連續(xù)不斷地吐當(dāng)任務(wù)連續(xù)不斷地輸入流水線時，在流水線的輸出端便連續(xù)不斷地吐出執(zhí)行結(jié)果，從而實現(xiàn)了子任務(wù)級的并行性。出執(zhí)行結(jié)果，從而實現(xiàn)了子任務(wù)級的并行性。8.2.3 指令流水指令流水 流水線流水線CPUIFIDOFEX流入流入流出流出取指取指譯碼譯碼取操作數(shù)取操作數(shù)執(zhí)行執(zhí)行取指取指譯碼譯碼取操作數(shù)取操作數(shù)執(zhí)行執(zhí)行8.2.3 指令流水指令流水 流水線流水線CPU時鐘周期時鐘周期每隔每隔4個時鐘周期完成個時鐘周期完成1條指令條指令第第1條指令條指令4個時鐘周期，以后每隔個時鐘周期，以后每隔1個時鐘周期完成個時鐘周期完成1條指令條指令時鐘周期時鐘周期 每個時鐘周期內(nèi)可每個時鐘周期內(nèi)可 并發(fā)多條獨立指令并發(fā)多條獨立指令（配置多個功能部件（配置多個功能部件 ） 不能調(diào)整不能調(diào)整 指令的指令的 執(zhí)行順序執(zhí)行順序（通過編譯優(yōu)化把可并行執(zhí)行的指令重組）（通過編譯優(yōu)化把可并行執(zhí)行的指令重組）8.2.3 指令流水指令流水 流水線流水線CPU超標(biāo)量技術(shù)超標(biāo)量技術(shù) 在在 一一個時鐘周