ARM匯編語言程序設計基礎第3章32 Bit RISC微處理器 S3C2410Appt課件

1、第第3章章 32 Bit RISC微微處理器處理器S3C2410A3.1 S3C2410A簡介簡介n3.1.1 S3C2410A內(nèi)部結構nS3C2410是Samsung公司推出的16/32位RISC處理器，主要面向高性價比、低功耗的手持設備應用。S3C2410有S3C2410X和S3C2410A兩個型號，A型是X型的改進型，具有更好的性能和更低的功耗。n為了降低系統(tǒng)的成本，S3C2410A在片上集成了單獨的16KB指令Cache和16KB數(shù)據(jù)Cache、用于虛擬存儲器管理的MMU、支持STN和TFT的LCD控制器、NAND Flash Boot Loader、系統(tǒng)管理器片選邏輯和SDRAM控制

2、器）、3通道UART、4通道DMA、4通道PWM定時器、I/O口、RTC、8通道10位ADC和觸摸屏接口、I2C總線接口、I2S總線接口、USB主設備、USB從設備、SD主卡和MMCMulti Media Card，多媒體卡卡接口、2通道的SPISerial Peripheral Interface，串行外圍設備接口以及PLL時鐘發(fā)生器。S3C2410A的CPU內(nèi)核采用的是16/32位ARM920T 內(nèi)核，同時還采用了AMBAAdvanced Microcontroller Bus Architecture，先進的微控制器總線體系結構新型總線結構。nARM920T采用了MMU，AMBA總線和H

3、arvard高速緩存體系結構，該結構具有獨立的16KB指令Cache和16KB數(shù)據(jù)Cache，每個Cache都是由8字長的行組成的。nS3C2410A提供一組完整的系統(tǒng)外圍設備接口，從而大大減少了整個系統(tǒng)的成本，省去了為系統(tǒng)配置額外器件的開銷。S3C2410A集成的片上功能包括：n 內(nèi)核電壓1.8V/2.0V，存儲器電壓3.3V，外部I/O電壓3.3V；n 具有16KB的I-Cache和16KB的D-Cache以及MMU；n 外部存儲器控制器SDRAM控制和片選邏輯）；n LCD控制器最大支持4K彩色STN和256K彩色TFT提供1通道LCD專用DMA；n 4通道DMA并有外部請求引腳端；n

4、3通道UARTIrDAl.0，16字節(jié)Tx FIFO和16字節(jié)Rx FIFO）/2通道SPI；n 1通道多主設I2C總線和1通道I2S總線控制器；n 版本1.0SD主接口和2.11兼容版MMC卡協(xié)議； 2個USB主設接口/1個USB從設接口版本1.1）； 4通道PWM定時器和1通道內(nèi)部定時器； 看門狗定時器； 117位通用I/O口和24通道外部中斷源； 電源控制模式有正常、慢速、空閑和電源關斷4種模式； 8通道10位ADC和觸摸屏接口； 具有日歷功能的RTC; 使用PLL的片上時鐘發(fā)生器。 S3C2410A的內(nèi)部結構方框圖如圖3.1.1所示。圖3.1.1 S3C2410A內(nèi)部結構方框圖n3.1

5、.2 S3C2410A的技術特點 nS3C2410A具有如下特點：n1體系結構n 采用ARM920T CPU內(nèi)核，具有16/32位RISC體系結構和強大的指令集，為手持設備和通用嵌入式應用提供片上集成系統(tǒng)解決方案；n 增強的ARM體系結構MMU，支持WinCE、EPOC 32和Linux；n 使用指令Cache、數(shù)據(jù)Cache、寫緩沖器和物理地址TAG RAM減少主存儲器帶寬和反應時間對性能的影響；n ARM920T CPU內(nèi)核支持ARM調(diào)試體系結構；n 內(nèi)部采用先進的微控制器總線體系結構AMBA）（AMBA2.0，AHB/APB）。n2.系統(tǒng)管理器n 支持小大端方式。n 地址空間：每bank

6、 128 MBbyte）（總共1GB）。 每個bank支持可編程的8/16/32位數(shù)據(jù)總線寬度。 bank0bank6都采用固定的bank起始地址。 bank7具有可編程的bank起始地址和大小。 8個存儲器bank： 一6個用于ROM、SRAM及其他； 一2個用于ROM、SRAM和同步DRAM。 所有的存儲器bank都具有可編程的訪問周期。 支持使用外部等待信號來填充總線周期。 支持掉電時的SDRAM自刷新模式。 支持各種類型的ROM啟動booting），包括NOR/NAND Flash和EEPROM等。3NAND Flash Boot Loader啟動裝載） 支持從NAND Flash存儲

7、器的啟動。 采用4 KB內(nèi)部緩沖器用于啟動引導。 支持啟動之后NAND存儲器仍然作為外部存儲器使用。4Cache存儲器 I-Cache16 KB和D-Cache16 KB為64路組相聯(lián)Cache。 每行8字長度，其中每行帶有一個有效位和兩個臟位dirty bits）。 采用偽隨機數(shù)或循環(huán)替換算法。 采用寫直達Write-through或?qū)懟豔rite-backCache操作來更新主存儲器。 寫緩沖器可以保存16個字的數(shù)據(jù)值和4個地址值。5時鐘和電源管理 片上MPLL和UPLL： 一UPLL產(chǎn)生用于USB主機設備操作的時鐘； 一MPLL產(chǎn)生操作MCU的時鐘，時鐘頻率最高可達266 MHz2.0V

8、內(nèi)核電壓）。 通過軟件可以有選擇地為每個功能模塊提供時鐘。 電源模式包括正常、慢速、空閑和掉電模式： 一正常模式為正常運行模式； 一慢速模式為不加PLL的低時鐘頻率模式； 一空閑模式只停止CPU的時鐘； 一掉電模式切斷所有外設和內(nèi)核的電源。 可以通過EINT15:0或RTC報警中斷從掉電模式中喚醒處理器。6中斷控制器 55個中斷源1個看門狗定時器、5個定時器、9個UART、24個外部中斷、4個DMA、2個RTC、2個ADC、1個I2C、2個SPI、1個SDI、2個USB、1個LCD和1個電池故障）； 支持電平邊沿觸發(fā)模式的外部中斷源； 可編程的電平邊沿觸發(fā)極性； 為緊急中斷請求提供快速中斷服務

9、FIQ支持。n7具有脈沖寬度調(diào)制具有脈沖寬度調(diào)制PWM的定時器的定時器n 具有具有PWM功能的功能的4通道通道16位定時器，可基于位定時器，可基于DMA或中斷操作的或中斷操作的1通道通道16位內(nèi)部定時器；位內(nèi)部定時器；n 可編程的占空比周期、頻率和極性；可編程的占空比周期、頻率和極性；n 能產(chǎn)生死區(qū)；能產(chǎn)生死區(qū)；n 支持外部時鐘源。支持外部時鐘源。n8RTC實時時鐘）實時時鐘）n 完整的時鐘特性：秒、分、時、日期、星期、月和年；完整的時鐘特性：秒、分、時、日期、星期、月和年；n 工作頻率工作頻率32.768 kHz；n 具有報警中斷；具有報警中斷；n 具有時鐘滴答中斷。具有時鐘滴答中斷。n9通

10、用通用I/O口口n 24個外部中斷口；個外部中斷口；n 多路復用的多路復用的I/O口?？?。n10UARn 3通道通道UART，可以基于，可以基于DMA模式或中斷模式操作；模式或中斷模式操作；n 支持支持5位、位、6位、位、7位或者位或者8位串行數(shù)據(jù)發(fā)送接納位串行數(shù)據(jù)發(fā)送接納Tx/Rx）；）；n 支持外部時鐘作為支持外部時鐘作為UART的運行時鐘的運行時鐘UEXTCLK）；）；n 波特率可編程；波特率可編程；n 支持支持IrDA 1.0；n 支持回環(huán)支持回環(huán)Loopback測試模式；測試模式；n 每個通道內(nèi)部都具有每個通道內(nèi)部都具有16字節(jié)的發(fā)送字節(jié)的發(fā)送FIFO和和16字節(jié)的接收字節(jié)的接收FI

11、FO 。n11DMA控制器控制器n 4通道的通道的DMA控制器；控制器；n 支持存儲器到存儲器、支持存儲器到存儲器、I/O到存儲器、存儲器到到存儲器、存儲器到I/O和和I/O到到I/O的傳送；的傳送；n 采用突發(fā)傳送模式提高傳送速率。采用突發(fā)傳送模式提高傳送速率。n12AD轉換和觸摸屏接口轉換和觸摸屏接口n 8通道多路復用通道多路復用ADC；n 轉換速率最大為轉換速率最大為500 KSPSKilo Samples Per Second，每秒采樣千點），每秒采樣千點），10位分辨率。位分辨率。n13LCD控制器控制器STN LCD顯示特性顯示特性n 支持支持3種類型的種類型的STN LCD顯示屏

12、：顯示屏：4位雙掃描、位雙掃描、4位單掃位單掃描和描和8位單掃描顯示類型；位單掃描顯示類型；n 對于對于STN LCD支持單色模式、支持單色模式、4級灰度、級灰度、16級灰度、級灰度、256彩色和彩色和4 096彩色；彩色；n 支持多種屏幕尺寸，典型的屏幕尺寸有：支持多種屏幕尺寸，典型的屏幕尺寸有：640480，320240，160160；n 最大虛擬屏幕大小是最大虛擬屏幕大小是4 MB；n 在在256彩色模式下支持的最大虛擬屏幕尺寸是：彩色模式下支持的最大虛擬屏幕尺寸是：4 0961 024，2 0482 048，1 0244 0960或者其它尺寸?；蛘咂渌叽?。n14. TFTThin F

13、ilm Transistor，薄膜場效應晶體管彩色顯示，薄膜場效應晶體管彩色顯示特性特性n 彩色彩色TFT支持支持1、2、4或或8bppbit per pixel，每像素，每像素所占位數(shù)調(diào)色顯示；所占位數(shù)調(diào)色顯示；n 支持支持16bpp無調(diào)色真彩顯示；無調(diào)色真彩顯示；n 在在24bpp模式下支持最大模式下支持最大16M彩色彩色TFT； 支持多種屏幕尺寸，典型的屏幕尺寸有：640480，320320，160160或者其它尺寸； 最大虛擬屏大小是4 MB； 在64彩色模式下支持的最大虛擬屏幕尺寸是：2 0481 024或者其它尺寸。15看門狗定時器 16位看門狗定時器； 定時器溢出時產(chǎn)生中斷請求或

14、系統(tǒng)復位。16I2C總線接口 1通道多主機I2C總線； 串行、8位、雙向數(shù)據(jù)傳送，在標準模式下數(shù)據(jù)傳送速率可達100kb/s，在快速模式下可達400kb/s。17I2S總線接口 1通道音頻I2S總線接口，可基于DMA方式操作； 串行，每通道8/16位數(shù)據(jù)傳輸；串行，每通道8/16位數(shù)據(jù)傳輸； 發(fā)送和接收Tx/Rx具備128字節(jié)FIFO64字節(jié)發(fā)送FIFO64字節(jié)接收FIFO）； 支持I2S格式和MSB-justified數(shù)據(jù)格式。18USB主設備 2個USB主設接口； 遵從OHCI Revl.0標準； 兼容USB Verl.1標準。19USB從設備 1個USB從設接口； 具備5個USB設備端口

15、； 兼容USB Verl.1標準。20SD主機接口 兼容SD存儲卡協(xié)議1.0版； 兼容SDIO卡協(xié)議1.0版；發(fā)送和接收采用字節(jié)FIFO； 基于DMA或中斷模式操作； 兼容MMC卡協(xié)議2.11版。21SPI接口 兼容2通道SPI協(xié)議2.11版； 發(fā)送和接收采用2字節(jié)的移位寄存器； 基于DMA或中斷模式操作。22工作電壓 內(nèi)核電壓：1.8V，最高工作頻率200 MHzS3C2410A-20）；2.0 V，最高工作頻率266 MHzS3C2410A-26）。 存儲器和I/O電壓：3.3 V。23封裝 采用272-FBGA封裝。3.2 S3C2410A存儲器控制器存儲器控制器n3.2.1 S3C24

16、10A的存儲器控制器特性nS3C2410A的存儲器控制器提供訪問外部存儲器所需要的存儲器控制信號，具有以下特性：n 支持小大端通過軟件選擇）。n 地址空間：每個bank有128 MB總共有8個bank，共1 GB）。n 除bank0只能是16/32位寬之外，其他bank都具有可編程的訪問位寬8/16/32位）。n 總共有8個存儲器bankbank0bank7）：n一其中6個用于ROM，SRAM等；n一剩下2個用于ROM，SRAM，SDRAM等。n 7個固定的存儲器bankbank0bank6起始地址。n 最后一個bankbank7的起始地址是可調(diào)整的。n 最后兩個bankbank6和bank7

17、的大小是可編程的。n所有存儲器bank的訪問周期都是可編程的。 總線訪問周期可以通過插入外部等待來擴展。 支持SDRAM的自刷新和掉電模式。3.2.1 S3C2410A的存儲器映射S3C2410A復位后，存儲器的映射情況如圖3.2.1所示，bank6和bank7對應不同大小存儲器時的地址范圍參見表3.2.1。 不使用NAND Flash作為啟動ROM 使用NAND Flash作為啟動ROM留意：SROM表示是ROM或SRAM類型的存儲器；SFR指特殊功能寄存器。圖3.2.1 S3C2410A復位后的存儲器映射表3.2.1 bank 6和bank 7地址注：bank 6和bank 7必須具有相同

18、的存儲器大小。3.3 復位、時鐘和電源管理n1復位電路復位電路n在系統(tǒng)中，復位電路主要完成系統(tǒng)的上電復位和系統(tǒng)在運行時用在系統(tǒng)中，復位電路主要完成系統(tǒng)的上電復位和系統(tǒng)在運行時用戶的按鍵復位功能。復位電路可由簡單的戶的按鍵復位功能。復位電路可由簡單的RC電路構成，也可以使電路構成，也可以使用其他的相對較復雜，但功能更完善的電路。用其他的相對較復雜，但功能更完善的電路。n為了提供高效的電源監(jiān)視性能，選取了專門的系統(tǒng)監(jiān)視復位芯片為了提供高效的電源監(jiān)視性能，選取了專門的系統(tǒng)監(jiān)視復位芯片IMP811S。該芯片性能優(yōu)良，可以通過手動控制系統(tǒng)的復位，。該芯片性能優(yōu)良，可以通過手動控制系統(tǒng)的復位，同時還可以實

19、時監(jiān)控系統(tǒng)的電源。一旦系統(tǒng)電源低于系統(tǒng)復位的同時還可以實時監(jiān)控系統(tǒng)的電源。一旦系統(tǒng)電源低于系統(tǒng)復位的閥值閥值2.9V），），IMP811S將會對系統(tǒng)進行復位。系統(tǒng)復位電路將會對系統(tǒng)進行復位。系統(tǒng)復位電路如圖如圖3.3.1所示。所示。圖3.3.1 系統(tǒng)復位電路n也可以采用如圖3.3.2所示較簡單的RC復位電路，經(jīng)使用證明，其復位邏輯是可靠的。該復位電路的工作原理如下：在系統(tǒng)上電時，通過電阻R108向電容C162充電，當C162兩端的電壓未達到高電平的門限電壓時，RESET端輸出為高電平，系統(tǒng)處于復位狀態(tài)；當C162兩端的電壓達到高電平的門限電壓時，RESET端輸出為低電平，系統(tǒng)進入正常工作狀態(tài)。

20、n當用戶按下按鈕RESET時，C162兩端的電荷被放掉，RESET端輸出為高電平，系統(tǒng)進入復位狀態(tài)，再重復以上的充電過程，系統(tǒng)進入正常工作狀態(tài)。n兩級非門電路用于按鈕去抖動和波形整形；nRESET端的輸出狀態(tài)與RESET端相反，用于低電平復位的器件；通過調(diào)整R108和C162的參數(shù)，可調(diào)整復位狀態(tài)的時間。圖3.3.2 系統(tǒng)的復位電路n2時鐘電路時鐘電路n在在S3C2410A中的時鐘控制邏輯能夠產(chǎn)生中的時鐘控制邏輯能夠產(chǎn)生CPU所需的所需的FCLK時鐘時鐘信號。信號。AHB總線外圍設備所需的總線外圍設備所需的HCLK時鐘信號，以及時鐘信號，以及APB總線總線外圍設備所需的外圍設備所需的PCLK時

21、鐘信號。時鐘信號。nS3C2410A有兩個鎖相環(huán)有兩個鎖相環(huán)Phase Locked Loops，PLL），一），一個用于個用于FCLK，HCLK和和PCLK，另一個專門用于，另一個專門用于USB模塊模塊48 MHz）。時鐘控制邏輯可以在不需要）。時鐘控制邏輯可以在不需要PLL的情況下產(chǎn)生慢速時鐘，的情況下產(chǎn)生慢速時鐘，并且可以通過軟件來控制時鐘與每個外圍模塊是連接還是斷開，并且可以通過軟件來控制時鐘與每個外圍模塊是連接還是斷開，從而降低功耗。從而降低功耗。nS3C2410A微處理器的主時鐘可以由外部時鐘源提供，也可以由微處理器的主時鐘可以由外部時鐘源提供，也可以由外部振蕩器提供，如圖外部振蕩

22、器提供，如圖3.3.3所示，采用哪種方式通過引腳所示，采用哪種方式通過引腳OM3:2來進行選擇。來進行選擇。n OM3:2=00時，時，MPLL和和UPLL的時鐘均選擇外部晶體的時鐘均選擇外部晶體振蕩器；振蕩器；n OM3:2=0l時，時，MPLL的時鐘選擇外部晶體振蕩器；的時鐘選擇外部晶體振蕩器；UPLL選擇外部時鐘源；選擇外部時鐘源；n OM3:2=10時，MPLL的時鐘選擇外部時鐘源；UPLL選擇外部晶體振蕩器； OM3:2=11時，MPLL和UPLL的時鐘均選擇外部時鐘源。在系統(tǒng)中選擇OM3:2均接地的方式，即采用外部振蕩器提供系統(tǒng)時鐘。系統(tǒng)時鐘源直接采用外部晶振，內(nèi)部PLL電路可以調(diào)

23、整系統(tǒng)時鐘，使系統(tǒng)運行速度更快。S3C2410X的系統(tǒng)時鐘電路見圖3.3.3，其外部振蕩器由12MHz晶振和2個15pF的微調(diào)電容組成。振蕩電路輸出接到S3C2410X微處理器的XTIPLL腳，輸入由XTOPLL提供。由于片內(nèi)的PLL電路兼有頻率放大和信號提純的功能，因此，系統(tǒng)可以以較低的外部時鐘信號獲得較高的工作頻率，從而降低因高速開關時鐘所造成的高頻噪聲。圖3.3.3 S3C2410X微處理器外部時鐘電路n3電源電路電源電路n對于電源控制邏輯，對于電源控制邏輯，S3C2410A具有多種電源管理方案，對于每具有多種電源管理方案，對于每個給定的任務都具有最優(yōu)的功耗。在個給定的任務都具有最優(yōu)的功

24、耗。在S3C2410A中的電源管理模中的電源管理模塊具有正常模式、慢速模式、空閑模式和掉電模式塊具有正常模式、慢速模式、空閑模式和掉電模式4種有效模式。種有效模式。n在正常模式，電源管理模塊為在正常模式，電源管理模塊為CPU和和S3C2410A中的所有外圍設中的所有外圍設備提供時鐘。在這個模式，由于所有外圍設備都處于開啟狀態(tài)，備提供時鐘。在這個模式，由于所有外圍設備都處于開啟狀態(tài)，因此功耗達到最大。用戶可以通過軟件來控制外圍設備的操作。因此功耗達到最大。用戶可以通過軟件來控制外圍設備的操作。例如，如果不需要定時器，那么用戶可以斷開定時器的時鐘，以例如，如果不需要定時器，那么用戶可以斷開定時器的

25、時鐘，以降低功耗。降低功耗。n慢速模式又稱無慢速模式又稱無PLL模式。與正常模式不同，在慢速模式不使用模式。與正常模式不同，在慢速模式不使用PLL，而使用外部時鐘，而使用外部時鐘XTIPLL或或EXTCLK直接作為直接作為S3C2410A中的中的FCLK。在這種模式下，功耗大小僅取決外部時。在這種模式下，功耗大小僅取決外部時鐘的頻率，功耗與鐘的頻率，功耗與PLL無關。無關。n在空閑模式下，電源管理模塊只斷開在空閑模式下，電源管理模塊只斷開CPU內(nèi)核的時鐘內(nèi)核的時鐘FCLK），），但仍為所有其他外圍設備提供時鐘?？臻e模式降低了由但仍為所有其他外圍設備提供時鐘?？臻e模式降低了由CPU內(nèi)核內(nèi)核產(chǎn)生的

26、功耗。任何中斷請求可以從空閑模式喚醒產(chǎn)生的功耗。任何中斷請求可以從空閑模式喚醒CPU。n在掉電模式，電源管理模塊斷開內(nèi)部電源。因此，除喚醒邏輯以外，CPU和內(nèi)部邏輯都不會產(chǎn)生功耗。激活掉電模式需要兩個獨立的電源，一個電源為喚醒邏輯供電；另一個為包括CPU在內(nèi)的其他內(nèi)部邏輯供電，并且這個電源開關可以控制。在掉電模式下，為CPU和內(nèi)部邏輯供電的第二個電源將關斷。通過EINT15:0或RTC報警中斷可以從掉電模式喚醒S3C2410A。n在設計系統(tǒng)電源電路之前對S3C2410A的電源引腳進行分析：VDDalive引腳給處理器復位模塊和端口寄存器提供1.8V電壓；VDDi和VDDiarm為處理器內(nèi)核提供

27、1.8V電壓；VDDi_MPLL為MPLL提供1.8V模擬電源和數(shù)字電源；VDDi_UPLL為UPLL提供1.8V模擬電源和數(shù)字電源；VDDOP和VDDMOP分別為處理器端口和處理器存儲器端口提供3.3V電壓；VDD_ADC為處理器內(nèi)的ADC系統(tǒng)提供3.3V電壓；VDDRTC為時鐘電路提供1.8V電壓，該電壓在系統(tǒng)掉電后仍需要維持。系統(tǒng)需要使用3.3V和1.8V的直流穩(wěn)壓電源。n為簡化系統(tǒng)電源電路的設計，要求整個系統(tǒng)的輸入電壓為高質(zhì)量的5V直流穩(wěn)壓電源。VDD3.3V提供給VDDMOP，VDDIO，VDDADC和VCC引腳，VDD1.8V提供給VDDi_X。n5V輸入電壓經(jīng)過DC-DC轉換器可

28、完成5V到3.3V和1.8V的電壓轉換。系統(tǒng)中RTC所需電壓由1.8V電源和后備電源共同提供，在系統(tǒng)工作時1.8V電壓有效，系統(tǒng)掉電時后備電池開始工作，以供RTC電路所需的電源，同時使用發(fā)光二極管指示電源狀態(tài)。S3C2410A電源電路如圖3.3.4所示。（a3.3V電源電路（b1.8V電源電路（電阻R203100K，R20447.5K，阻值需要修改）圖3.3.4 電源電路3.4 S3C2410A的I/O口n3.4.1 S3C2410A的IO口配置nS3C2410A共有117個多功能復用輸入輸出端口I/O口），分為端口A端口H 8組，其中8組I/O口按照其位數(shù)的不同又可分為：端口AGPA是1個2

29、3位輸出口；端口BGPB和端口HGPH是2個11位I/O口；端口CGPC）、端口DGPD）、端口EGPE和端口GGPG是4個16位I/O口；端口FGPF是1個8位I/O口。n為了滿足不同系統(tǒng)設計的需要，每個I/O口可以很容易地通過軟件對進行配置。每個引腳的功能必須在啟動主程序之前進行定義。如果一個引腳沒有使用復用功能，那么它可以配置為I/O口。留意：端口 A除了作為功能口外，只能夠作為輸出口使用。nS3C2410A的I/O口配置情況如表3.4.13.4.7所列。表3.4.1 S3C2410A的端口A I/O口配置情況端口A可選擇的引腳端功能GPA22輸出nFCEGPA21輸出nRSTOUTGP

30、A20輸出nFREGPA19輸出nFWEGPA18輸出ALEGPA17輸出CLEGPA16GPA12輸出nGCS5nGCS1GPA11GPA1輸出ADDR26ADDR16GPA0輸出ADDR0端口B可選擇的引腳端功能GPB10輸入/輸出nXDREQ0GPB9輸入/輸出nXDACK0GPB8輸入/輸出nXDREQ1GPB7輸入/輸出nXDACK1GPB6輸入/輸出nXBREQGPB5輸入/輸出nXBACK表3.4.2 S3C2410A的端口B I/O口配置情況端口C可選擇的引腳端功能GPC15GPC8輸入/輸出VD7 VD0GPC7GPC5輸入/輸出LCDVF2LCDVF0GPC4輸入/輸出VM

31、GPC3輸入/輸出VFRAMEGPC2輸入/輸出VLINE表3.4.3 S3C2410A的端口C I/O口配置情況端口D可選擇的引腳端功能GPD15輸入/輸出VD23nSS0GPD14輸入/輸出VD22nSS1GPD13GPD0輸入/輸出VD21VD8表3.4.4 S3C2410A的端口D I/O口配置情況端口E可選擇的引腳端功能GPE15輸入/輸出IICSDAGPE14輸入/輸出IICSCLGPE13輸入/輸出SPICLK0GPE12輸入/輸出SPIMOSI0GPE11輸入/輸出SPIMISO0GPE10GPE7輸入/輸出SDDAT3SDDAT0GPE6輸入/輸出SDCMDGPE5輸入/輸出

32、SDCLK表3.4.5 S3C2410A的端口E、F I/O口配置情況GPE4輸入/輸出I2SSDOI2SSDIGPE3輸入/輸出I2SSDInSS0GPE2輸入/輸出CDCLKGPE1輸入/輸出I2SSCLKGPE0輸入/輸出I2SLRCK端口FGPF7 GPF0輸入/輸出EINT7 EINT0端口端口G可選擇的引腳端功能可選擇的引腳端功能GPG15輸入/輸出EINT23nYPONGPG14輸入/輸出EINT22YMONGPG13輸入/輸出EINT21nXPONGPG12輸入/輸出EINT20XMONGPG11輸入/輸出EINT19TCLK1GPG10GPG8輸入/輸出EINT18EINT1

33、6GPG7輸入/輸出EINT15SPICLK1表3.4.6 S3C2410A的端口G I/O口配置情況GPG6輸入/輸出EINT14SPIMOSI1GPG5輸入/輸出EINT13SPIMISO1GPG4輸入/輸出EINT12LCD_PWRENGPG3輸入/輸出EINT11nSS1GPG2輸入/輸出EINT10nSS0GPG1輸入/輸出EINT9輸入/輸出端口 H可選擇的引腳端功能GPH10輸入/輸出CLKOUT1GPH9輸入/輸出CLKOUT0GPH8輸入/輸出UEXTCLKGPH7輸入/輸出RXD2nCTS1GPH6輸入/輸出TXD2nRTS1GPH5輸入/輸出RXD1GPH4輸入/輸出TX

34、D1GPH3輸入/輸出RXD0GPH2輸入/輸出TXD0GPH1輸入/輸出nRTS0GPH0輸入/輸出nCTS0表3.4.7 S3C2410A的端口H I/O口配置情況n3.4.2 S3C2410A的IO口寄存器n在S3C2410A中，大多數(shù)的引腳端都是復用的，所以對于每一個引腳端都需要定義其功能。為了使用I/O口，首先需要定義引腳的功能。每個引腳端的功能通過端口控制寄存器PnCON來定義配置）。與配置I/O口相關的寄存器包括：端口控制寄存器GPACONGPHCON）、端口數(shù)據(jù)寄存器GPADATGPHDAT）、端口上拉寄存器GPBUPGPHUP）、雜項控制寄存器以及外部中斷控制寄存器EXTIN

35、TN等。在掉電模式，如果GPF0GPF7和GPG0GPG7用作為喚醒信號，那么這些端口必須配置為中斷模式。n如果端口配置為輸出口，數(shù)據(jù)可以寫入到端口數(shù)據(jù)寄存器PnDAT的相應位中；如果將端口配置為輸入口，則可以從端口數(shù)據(jù)寄存器PnDAT的相應位中讀出數(shù)據(jù)。n端口上拉寄存器用于控制每組端口的上拉電阻為使能/不使能。如果相應位設置為0，則表示該引腳的上拉電阻使能；為1，則表示該引腳的上拉電阻不使能。如果使能了端口上拉寄存器，則不論引腳配置為哪種功能輸入、輸出、DATAn、EINTn等），上拉電阻都會起作用。n雜項控制寄存器用于控制數(shù)據(jù)端口的上拉電阻、高阻狀態(tài)、USB Pad和CLKOUT的選擇。n

36、24個外部中斷通過不同的信號方式被請求。EXTINTn寄存器用于配置這些信號對于外部中斷請求采用的是低電平觸發(fā)、高電平觸發(fā)、下降沿觸發(fā)、上升沿觸發(fā)還是雙邊沿觸發(fā)。有8個外部中斷有數(shù)字濾波器。僅16 EINT引腳端EINT15:0）用來作為喚醒源。n所有GPIO寄存器的值在掉電模式下都會被保存。外部中斷屏蔽寄存器EINTMASK不能阻止從掉電模式喚醒，但是如果EINTMASK正在屏蔽的是EINT15:4中的某位，則可以實現(xiàn)喚醒，不過寄存器SRCPND的位EINT4 和EINT8 23在剛剛喚醒后不能設置為1。n相關寄存器的設置分別描述如下：寄存器地址讀/寫描述復位值GPACON 0 x56000

37、000 R/W 配置端口A引腳端，使用位22:0。設置為0：輸出引腳端；設置為1：第2功能0 x7FFFFF GPADAT0 x56000004 R/W 端口A數(shù)據(jù)寄存器，使用位22:0 未定義 保留0 x56000008 保留未定義保留0 x5600000C 保留未定義1端口端口A控制寄存器參見表控制寄存器參見表3.4.8） 表表3.4.8 端口端口A控制寄存器控制寄存器寄存器 地址 讀/寫描述復位值 GPBCON 0 x56000010 R/W 配置端口B引腳端，使用位21:0，分別對端口B的11個引腳端進行配置。00：輸入；01：輸出；10：第2功能；11：保留0 x0 GPBDAT 0

38、 x56000014 R/W 端口B數(shù)據(jù)寄存器，使用位10:0 未定義GPBUP 0 x56000018 R/W 端口B上拉電阻不使能寄存器，使用位10:0 。0：使能；1：不使能0 x0 保留0 x5600001C 保留未定義2端口端口B控制寄存器參見表控制寄存器參見表3.4.9） 表表.3.4.9 端口端口B控制寄存器控制寄存器寄存器地址 讀/寫 描述 復位值GPCCON 0 x56000020 R/W 配置端口C引腳端，使用位31:0，分別對端口B的16個引腳端進行配置。00：輸入；01：輸出；10：第2功能；11：保留0 x0 GPCDAT 0 x56000024 R/W 端口C數(shù)據(jù)寄

39、存器，使用位15:0 未定義GPCUP 0 x56000028 R/W 端口C上拉電阻不使能寄存器，使用位15:0 。0：使能；1：不使能0 x0 保留0 x5600002C 保留未定義3端口端口C控制寄存器參見表控制寄存器參見表3.4.10） 表表3.4.10 端口端口 C控制寄存器控制寄存器寄存器地址 讀/寫 描述 復位值GPDCON 0 x56000030 R/W 配置端口D引腳端，使用位31:0，分別對端口B的16個引腳端進行配置。00：輸入；01：輸出；10：第2功能；11：保留/第3功能0 x0 GPDDAT 0 x56000034 R/W 端口D數(shù)據(jù)寄存器，使用位15:0 未定義

40、GPDUP 0 x56000038 R/W 端口D上拉電阻不使能寄存器，使用位15:0。0：使能；1：不使能0 xF000 保留 0 x5600003C 保留未定義 4端口端口D控制寄存器參見表控制寄存器參見表3.4.11） 表表3.4.11 端口端口D控制寄存器控制寄存器 寄存器地址 讀/寫 描述 復位值GPECON 0 x56000040 R/W 配置端口E引腳端，使用位31:0，分別對端口B的16個引腳端進行配置。 00：輸入；01：輸出；10：第2功能；11：保留/第3功能0 x0 GPEDAT 0 x56000044 R/W 端口E數(shù)據(jù)寄存器，使用位15:0 未定義 GPEUP 0

41、x56000048 R/W 端口E上拉電阻不使能寄存器，使用位15:0 。0：使能；1：不使能0 x0 保留0 x5600004C 保留未定義5端口端口E控制寄存器參見表控制寄存器參見表3.4.12） 表表3.4.12 端口端口 E控制寄存器控制寄存器寄存器地址 讀/寫 描述 復位值GPFCON 0 x56000050 R/W 配置端口F引腳端，使用位15:0，分別對端口B的8個引腳端進行配置。 00：輸入；01：輸出；10：第2功能；11：保留0 x0 GPFDAT 0 x56000054 R/W 端口F數(shù)據(jù)寄存器，使用位7:0 未定義 GPFUP 0 x56000058 R/W 端口F上拉

42、電阻不使能寄存器，使用位7:0 。0：使能；1：不使能0 x0 保留0 x5600005C 保留未定義6端口端口F控制寄存器參見表控制寄存器參見表3.4.13） 表表3.4.13 端口端口F控制寄存器控制寄存器寄存器地址 讀/寫 描述 復位值GPGCON 0 x56000060 R/W 配置端口G引腳端，使用位31:0，分別對端口B的16個引腳端進行配置。00：輸入；01：輸出；10：第2功能；11：保留/第3功能0 x0 GPGDAT 0 x56000064 R/W 端口G數(shù)據(jù)寄存器，使用位15:0 未定義 GPGUP 0 x56000068 R/W 端口G上拉電阻不使能寄存器，使用位15:

43、0 。0：使能；1：不使能0 xF800保留 0 x5600006C 保留未定義7端口端口G控制寄存器參見表控制寄存器參見表3.4.14） 表表3.4.14 端口端口G控制寄存器控制寄存器寄存器地址 讀/寫 描述 復位值GPHCON 0 x56000070 R/W 配置端口H引腳端，使用位21:0，分別對端口B的11個引腳端進行配置。00：輸入；01：輸出；10：第2功能；11：保留/第3功能0 x0 GPHDAT 0 x56000074 R/W 端口H數(shù)據(jù)寄存器，使用位10:0 未定義 GPHUP 0 x56000078 R/W 端口H上拉電阻不使能寄存器，使用位10:0 。0：使能；1：不

44、使能0 x0 保留 0 x5600007C 保留未定義8端口端口H控制寄存器參見表控制寄存器參見表3.4.15） 表表3.4.15 端口端口H控制寄存器控制寄存器寄存器地址 讀/寫 描述 復位值MISCCR 0 x56000080 R/W 上拉電阻、高阻狀態(tài)、USB Pad和CLKOUT的選擇控制 0 x103309雜項控制寄存器參見表雜項控制寄存器參見表3.4.16） 表表3.4.16 雜項控制寄存器雜項控制寄存器寄存器地址 讀/寫 描述 復位值DCLKCON 0 x56000084 R/W DCLK0/1 控制，位27:16控制DCLK1，位11:0控制DCLK9 0 x0 10DCLK控

45、制寄存器參見表控制寄存器參見表3.4.17） 表表3.4.17 DCLK控制寄存器控制寄存器寄存器地址讀/寫描述復位值EXTINT00 x56000088R/W外部中斷控制寄存器0 ，使用位30:0，分別對EINT7EINT0觸發(fā)信號進行配置。000：低電平觸發(fā)；001：高電平觸發(fā)；01x：下降沿下降；10 x：上升沿觸發(fā)；11x：雙邊沿觸發(fā)0 x0EXTINT10 x5600008CR/W外部中斷控制寄存器1，使用位30:0，分別對EINT15EINT8觸發(fā)信號進行配置。000：低電平觸發(fā)；001：高電平觸發(fā)；01x：下降沿下降；10 x：上升沿觸發(fā)；11x：雙邊沿觸發(fā)0 x011.外部中斷

46、控制寄存器參見表外部中斷控制寄存器參見表3.4.18） 表表3.4.18 外部中斷控制寄存器外部中斷控制寄存器EXTINT20 x56000090R/W外部中斷控制寄存器2，使用位30:0，分別對EINT23EINT16觸發(fā)信號進行配置。000：低電平觸發(fā)；001：高電平觸發(fā)；01x：下降沿下降；10 x：上升沿觸發(fā)；11x：雙邊沿觸發(fā)。位31為EINT23濾波器使能控制，1：使能；0：不使能0 x0寄存器地址 讀/寫 描述 復位值EINTFLT0 0 x56000094 R/W 保留EINTFLT1 0 x56000098 R/W 保留EINTFLT2 0 x5600009C R/W 外部中

47、斷控制寄存器 2 ，控制EINT19EINT16的濾波器時鐘和帶寬0 x0 EINTFLT3 0 x4C6000A0 R/W 外部中斷控制寄存器 3 ，控制EINT23EINT20的濾波器時鐘和帶寬0 x0 12外部中斷濾波寄存器參見表外部中斷濾波寄存器參見表3.4.19） 表表3.4.19 外部中斷濾波寄存器外部中斷濾波寄存器寄存器地址 讀/寫 描述 復位值EINTMASK 0 x560000A4 R/W 外部中斷屏蔽寄存器，使用位23:4 控制EINT23EINT4中斷屏蔽。0：使能中斷；1：屏蔽中斷0 x00FFFFF0 寄存器地址 讀/寫 描述 復位值EINTPEND 0 x56000

48、0A8 R/W 外部中斷掛起寄存器，使用位23:4 控制EINT23EINT4中斷請求。0：不被請求；1：被請求 0 x0 14.外部中斷掛起寄存器參見表外部中斷掛起寄存器參見表3.4.21） 表表3.4.21 外部中斷掛起寄存器外部中斷掛起寄存器13.外部中斷屏蔽寄存器參見表外部中斷屏蔽寄存器參見表3.4.20） 表表3.4.20 外部中斷屏蔽寄存器外部中斷屏蔽寄存器寄存器地址 讀/寫 描述 復位值GSTATUS0 0 x560000AC R 外部引腳端狀態(tài)Undefined GSTATUS1 0 x560000B0 R 芯片ID 0 x32410000 GSTATUS2 0 x560000

49、B4 R/W 復位狀態(tài) 0 x1 GSTATUS3 0 x560000B8 R/W Infrom 寄存器，可以利用nRESET和看門狗定時器清零0 x0 GSTATUS4 0 x560000BC R/W Infrom寄存器，可以利用nRESET和看門狗定時器清零0 x0 15.通用狀態(tài)寄存器參見表通用狀態(tài)寄存器參見表3.4.22） 表表3.4.22 通用狀態(tài)寄存器通用狀態(tài)寄存器3.5 S3C2410A的中斷控制的中斷控制n3.5.1 ARM系統(tǒng)的中斷處理n在ARM系統(tǒng)中，支持復位、未定義指令、軟中斷、預取中止、數(shù)據(jù)中止、IRQ和FIQ 7種異常，每種異常對應于不同的處理器模式，有對應的異常向量

50、固定的存儲器地址）。n在ARM系統(tǒng)中，一旦有中斷發(fā)生，正在執(zhí)行的程序都會停下來，通常都會執(zhí)行如下的中斷步驟：n（1保存現(xiàn)場。保存當前的PC值到R14，保存當前的程序運行狀態(tài)到SPSR。n（2模式切換。根據(jù)發(fā)生的中斷類型，進入IRQ模式或FIQ模式。n（3獲取中斷服務子程序地址。PC指針跳到異常向量表所保存的IRQ或FIQ地址處，IRQ或FIQ的異常向量地址處一般保存的是中斷服務子程序的地址，PC指針跳入到中斷服務子程序，進行中斷處理。 n（4多個中斷請求處理。在ARM系統(tǒng)中，可以存在多個中斷請求源，比如串口中斷、AD中斷、外部中斷、定時器中斷及DMA中斷等，所以可能出現(xiàn)多個中斷源同時請求中斷的

51、情況。為了更好地n區(qū)分各個中斷源，通常為這些中斷定義不同的優(yōu)先級別，并為每一個中斷設置一個中斷標志位。當發(fā)生中斷時，通過判斷中斷優(yōu)先級以及訪問中斷標志位的狀態(tài)來識別哪一個中斷發(fā)生了，進而調(diào)用相應的函數(shù)進行中斷處理。n（5中斷返回，恢復現(xiàn)場。當完成中斷服務子程序后，將SPSR中保存的程序運行狀態(tài)恢復到CPSR中，R14中保存的被中斷程序的地址恢復到PC中，繼續(xù)執(zhí)行被中斷的程序。n3.5.2 S3C2410A的中斷控制器nS3C2410A采用ARM920T CPU內(nèi)核，ARM920T CPU的中斷包含有IRQ和FIQ。IRQ是普通中斷，F(xiàn)IQ是快速中斷，F(xiàn)IQ的優(yōu)先級高于IRQ。FIQ中斷通常在進

52、行大批量的復制、數(shù)據(jù)傳輸?shù)裙ぷ鲿r使用。nS3C2410A通過對程序狀態(tài)寄存器PSR中的F位和I位進行設置控制CPU的中斷響應。如果設置PSR的F位為1，則CPU不會響應來自中斷控制器的FIQ中斷；如果設置PSR的I位為1，則CPU不會響應來自中斷控制器的IRQ中斷。如果設置PSR的F位或I位設置為0，同時將中斷屏蔽寄存器INTMSK中的相對應位設置為0，CPU響應來自中斷控制器的IRQ或FIQ中斷請求。n中斷屏蔽寄存器用于指示中斷是否禁止。如果設置中斷屏蔽寄存器中的相對應屏蔽位為1，表示相對應的中斷禁止；如果設置為0，表示中斷發(fā)生時將正常執(zhí)行中斷服務。如果發(fā)生中斷時相對應的屏蔽位正好為1，則中

53、斷掛起寄存器中的相對中斷源掛起位將置1。nS3C2410A有SRCPND中斷源掛起寄存器和INTPND中斷掛起寄存器兩個中斷掛起寄存器。SRCPND和INTPND兩個掛起寄存器用于指示某個中斷請求是否處于掛起狀態(tài)。當多個中斷源請求中斷服務時，SRCPND寄存器中的相應位設置為1，仲裁過程結束后INTPND寄存器中只有1位被自動設置為1。nS3C2410A中的中斷控制器能夠接收來自56個中斷源的請求，這些中斷源來自DMA控制器、UART、I2C及外部中斷引腳等。從表3.5.1可以看出，S3C2410A共有32個中斷請求信號。S3C2410A采用了中斷共享技術，INT_UARTO、INT_UART

54、1、INT_UART2、EINT8_23和EINT4_7為多個中斷源共享使用的中斷請求信號。中斷請求的優(yōu)先級邏輯是由7個仲裁器組成的，其中包括6個一級仲裁器和1個二級仲裁器，如圖3.5.1所示。每個仲裁器是否使能由寄存器PRIORITY6:0決議。每個仲裁器可以處理46個中斷源，從中選出優(yōu)先級最高的。優(yōu)先級順序由寄存器PRIORITY20:7的相應位決定。 表3.5.1 S3C2410A 的中斷源中斷源描述仲裁器分組INT_ADCADCEOC和觸摸中斷(INT_ADC/INT_TC)ARB5INT_RTCRTC報警中斷ARB5INT_SPI1SPI1中斷ARB5INT_UART0UART0中斷

55、（故障、接收和發(fā)送）ARB5INT_IICI2 C中斷ARB4VINT_USBHUSB主設備中斷ARB4INT_USBUSB從設備中斷ARB4保留保留ARB4INT_UART1UART1中斷（故障、接收和發(fā)送）ARB4INT_SPI0SPI0中斷ARB4INT_SDISDI中斷ARB3INT_DMA3DMA通道3中斷ARB3INT_DMA2DMA通道2中斷ARB3INT_DMA1DMA通道1中斷ARB3INT_DMA0DMA通道0中斷ARB3INT_LCDLCD中斷ARB3INT_UART2UART2中斷（故障、接收和發(fā)送）ARB2INT_TIMER4定時器4中斷ARB2INT_TIMERS定

56、時器3中斷ARB2INT_TIMER2定時器2中斷ARB2INT_TIMER1定時器1中斷ARB2INT_TIMER0定時器0中斷ARB2INT_WDT看門狗定時器中斷ARB1INT_TICKRTC時鐘滴答中斷ARB1nBATT_FLT電源故障中斷ARB1保留保留ARB1EINT8_23外部中斷823ARB1EINT4_7外部中斷47ARB1EINT3外部中斷3ARB0EINT2外部中斷2ARB0EINTI外部中斷1ARB0EINT0外部中斷0ARB0圖3.5.1 優(yōu)先級生成模塊寄存器地址R/W描述復位值SRCPND0X4A000000 R/W 中斷源掛起寄存器，為0時，無中斷請求；當有中斷產(chǎn)

57、生，相應位置1。所有來自中斷源的中斷請求首先被登記到中斷源掛起寄存器中0 x00000000INTMOD0X4A000004 R/W 中斷模式寄存器：0=IRQ模式，1=FIQ模式。多個IRQ中斷的仲裁過程在優(yōu)先級寄存器進行。0 x00000000INTMSK0X4A000008 R/W 中斷屏蔽寄存器：0=允許中斷，1=屏蔽中斷。中斷屏蔽寄存器的主要功能是屏蔽相應中斷的請求，即使中斷掛起寄存器的相應位已經(jīng)置1，也就是說已經(jīng)有相應的中斷請求發(fā)生了；但是如果此時中斷屏蔽寄存器的相應位置1，則中斷控制器將屏蔽該中斷請求CPU不會響應該中斷0 xFFFFFFFFS3C2410A中斷控制器的特殊寄存器

58、如表3.5.2所示，中斷控制需要正確 的設置這些寄存器，寄存器中每一位的含義請參閱S3C2410A數(shù)據(jù)手冊。表3.5.2中斷控制器的特殊寄存器PRIORITY0 x4A00000C R/W IRQ中斷優(yōu)先級控制寄存器0 x7FINTPND0X4A000010 R/W 中斷狀態(tài)指示寄存器：0=該中斷沒有請求，1=該中斷源發(fā)出中斷請求0 x00000000INTOFFSET0X4A000014 R中斷偏移寄存器，指示IRQ中斷源 0 x00000000SUBSRCPND0X4A000018 R/W 子中斷源狀態(tài)寄存器，指示中斷請求的狀態(tài)。0=該中斷沒有請求，1=該中斷源發(fā)出中斷請求0 x00000

59、000INTSUBMSK0X4A00001C R/W 定義哪幾個中斷源屏蔽。0=中斷服務允許，1=中斷服務屏蔽0 x7FFn3.5.3 S3C2410A的中斷編程實例n本小節(jié)介紹一個通過定時器1控制一個led燈每1秒鐘改變一次狀態(tài)，需要完成的主要工作如下。n（1對定時器1初始化，并設定定時器的中斷時間為1，具體代碼參見Timed init（ ）函數(shù)。nvoid Timerl_initvoid）nrGPBCON = rGPBCON&0 xfffffffc&0 x00000001; nrGPBDAT= rGPBDAT |0 x001;nrTCFG0 = 255；nrTCFG1 =

60、04；nrTCNTB1 = 48828； /在pclk = 50MHz下，1s的記數(shù)值rTCNTB1 = 50000000/4/256=48828；nrTCMPB1 0 x00；nrTCON （1+11） | （19） | （08）；/禁用定時器1，手動加載nrTCON （1+11） | （09） | （18）；/啟動定時器1，自動裝載nn（2為了使CPU響應中斷，在中斷服務子程序執(zhí)行之前，必須打開ARM920T的CPSR中的I位，以及相應的中斷屏蔽寄存器中的位。打開相應的中斷屏蔽寄存器中的位，是在TimerlINT Init（）函數(shù)中實現(xiàn)的，具體代碼如下。nvoid TimerlINT_Initvoid） /定