微機(jī)原理及接口技術(shù)PPT第二章

1、第二章第二章 微處理器結(jié)構(gòu)微處理器結(jié)構(gòu)2.1 微處理器的發(fā)展歷史微處理器的發(fā)展歷史 2.2 微處理器的功能結(jié)構(gòu)微處理器的功能結(jié)構(gòu) 知知 識(shí)識(shí) 概概 述述 2.1 微處理器的發(fā)展歷史微處理器的發(fā)展歷史一一 微處理器的發(fā)展微處理器的發(fā)展 從1971年第一片微處理器推出至今30多年的時(shí)間里，微處理器經(jīng)歷了四代的發(fā)展。 第一代，1971年開始，是4位微處理器和低檔8位微處理器的時(shí)期。 第二代，1973年開始，是8位微處理器的時(shí)期。 第三代，1978年開始，是16位微處理器的時(shí)期。 第四代，1981年開始，是32位微處理器的時(shí)期。2.2 8086微處理器的功能結(jié)構(gòu)微處理器的功能結(jié)構(gòu) 一一 微處理器的典型

2、結(jié)構(gòu)微處理器的典型結(jié)構(gòu) 一個(gè)典型的也是原始意義上的微處理器的結(jié)構(gòu)如圖2.1所示。主要由三部分組成： (1) 運(yùn)算器：包括算術(shù)邏輯單元(ALU) 。 (2) 控制器：包括指令寄存器、指令譯碼器以及定時(shí)與控制電路。 (3) 寄存器陣列：包括一組通用寄存器和專用寄存器。一、一、8086的結(jié)構(gòu)的結(jié)構(gòu) Intel 8086有兩個(gè)獨(dú)立的工作單元組成，如圖2.2所示，即執(zhí)行單元執(zhí)行單元（Execution Unit，EU）和總線接口單元總線接口單元（Bus Interface Unit，BIU）。 1. EU：只負(fù)責(zé)執(zhí)行指令。 2. BIU：負(fù)責(zé)從存儲(chǔ)器或外部設(shè)備中讀取指令和讀/寫數(shù)據(jù)，即完成總線操作。 這

3、兩個(gè)單元處于并行工作狀態(tài)，可以同時(shí)進(jìn)行執(zhí)行指令和讀/寫操作。這樣大大提高了CPU的指令執(zhí)行速度，從而提高計(jì)算機(jī)的工作速度。3. 8086 CPU的內(nèi)部寄存器 數(shù)據(jù)寄存器 指針與變址寄存器AXAHALSP BXBHBLBP CXCHCLSI DXDHDLDI 段寄存器 指令指針與標(biāo)志寄存器CS IP DS FLAGS ES SS 1) 通用寄存器 A 16位數(shù)據(jù)寄存器，既可作為16位數(shù)據(jù)寄存器使用，也可作為兩個(gè)8位數(shù)據(jù)寄存器使用。當(dāng)用作16位時(shí)，稱為AX、BX、CX、DX。當(dāng)用作8位時(shí)，AH、BH、CH、DH存放高字節(jié)，AL、BL、CL、DL存放低字節(jié)，并且可獨(dú)立尋址。 AX (Accoumul

4、ator)：累加器，為加法結(jié)果的寄存器； 所有I/O指令用AX與外設(shè)傳送信息 BX (Base)： 基址寄存器，常用于計(jì)算存儲(chǔ)地址。 CX (Count)：循環(huán)或串處理指令中用作隱含的計(jì)數(shù)器。 DX (Data)： 與AX聯(lián)合使用。雙字運(yùn)算時(shí)，AX放低字 DX放高字：與外設(shè)傳遞信息時(shí)，DX放端 口地址。B 指針及變址寄存器（16） 只能以字為單位單獨(dú)使用，提供段內(nèi)的偏移 地址。 SP (Stack pointer)：用于指示棧頂?shù)钠频刂贰?BP (Base pointer)：存放堆棧中的一個(gè)基地址。 SI (Source Index)：源變址寄存器。與DS聯(lián)用時(shí)，確定數(shù) 據(jù)段的某一存儲(chǔ)單元地

5、址；在串處理 指令中，SI放隱含的源變址。 DI (Desitination Index)：目的變址寄存器，同SI. 2) 專用寄存器 A 段寄存器 用4個(gè)16位的段寄存器分別存放各個(gè)段的起始地址段的起始地址(又稱段基又稱段基址址)，8086的指令能直接訪問這4個(gè)段寄存器。CS (Code Segment)：代碼段寄存器DS (Date Segment)：數(shù)據(jù)段寄存器SS (Stack Segment)：堆棧段寄存器ES (Extra Segment)：附加段寄存器 B 控制寄存器 IP (Instruction Pointer)：指令指針寄存器。存放的是BIU要取的下一條指令的偏移地址。 F

6、lag：標(biāo)志寄存器。用于程序狀態(tài)的反映。圖二、二、8086 CPU8086 CPU的存儲(chǔ)器和的存儲(chǔ)器和I/OI/O端口端口 1) 8086的存儲(chǔ)器組織及其尋址 8086 CPU能尋址1 MB的存儲(chǔ)單元，每個(gè)存儲(chǔ)單元中存放一個(gè)8位的二進(jìn)制信息(一個(gè)字節(jié))。地址范圍為02201，但習(xí)慣用十六進(jìn)制數(shù)表示，即00000HFFFFFH。將存儲(chǔ)器空間按字節(jié)將存儲(chǔ)器空間按字節(jié)地址號(hào)順序排列的方式稱地址號(hào)順序排列的方式稱“字節(jié)編址字節(jié)編址”。 通常，一個(gè)字?jǐn)?shù)據(jù)總是位于偶地址，這種存放的字?jǐn)?shù)據(jù)稱為“規(guī)則字”。 2) 8086的I/O端口 8086系統(tǒng)和外部設(shè)備之間都是由I/O接口電路來聯(lián)系的，每個(gè)I/O接口都有

7、一個(gè)端口或幾個(gè)端口。在微機(jī)系統(tǒng)中給每個(gè)端口分配一個(gè)地址，稱為端口地址。一個(gè)端口通常為I/O接口電路內(nèi)部的一個(gè)寄存器或一組寄存器。8086 CPU利用地址總線的低16位作為對(duì)8位I/O端口的尋址線，8086系統(tǒng)訪問的8位I/O端口最多有65 536(64 KB)個(gè)。三、微機(jī)系統(tǒng)三、微機(jī)系統(tǒng)的工作過程的工作過程微機(jī)系統(tǒng)的工作過程累加器(16位)鎖存器(16位)暫 存寄存器標(biāo) 志寄存器算術(shù)邏輯單元(ALU)十進(jìn)制調(diào)整指 令寄存器指 令譯碼器中斷請(qǐng)求INT寫WR讀RD請(qǐng)求IORQ請(qǐng)求MREQ等待WAIT時(shí)鐘定時(shí)與控制寄存器選擇通用寄存器陣列堆線指針SP(16)指令指針I(yè)P(16)加1減1地址鎖存器地址

8、緩沖器A19A0地址總線多路轉(zhuǎn)換開關(guān)內(nèi)部數(shù)據(jù)總線數(shù)據(jù)總線緩沖器/鎖存器D15D0雙向數(shù)據(jù)總線RESET指令隊(duì)列緩沖器指令隊(duì)列緩沖器。 “先進(jìn)先出”的方式工作。其操作遵循下列原則： 每當(dāng)指令隊(duì)列緩沖器中存滿一條指令后，EU就立即開始執(zhí)行。 每當(dāng)BIU發(fā)現(xiàn)隊(duì)列中空了兩個(gè)字節(jié)時(shí)，就會(huì)自動(dòng)地尋找空閑的總線周期進(jìn)行預(yù)取指令操作，直到填滿為止。 每當(dāng)EU執(zhí)行一條轉(zhuǎn)移、調(diào)用或返回指令后，則要清除指令隊(duì)列緩沖器。邏輯地址150偏移地址段寄存器0000加法器15020位物理地址190段地址地址加法器地址加法器 8086 CPU有20位地址總線，它可尋址的存儲(chǔ)空間為1MB。而8086指令給出的地址編碼只有16位，指令指針和變址寄存器也都是16位的，所以CPU不能直接尋址1 MB空間。為此采用分段管理，即8086用一組段寄存器將這1 MB存儲(chǔ)空間分成若干個(gè)邏輯段，每個(gè)邏輯段長(zhǎng)度小于等于64 KB 。圖2.3表現(xiàn)了物理地址的形成過程。地址加法器圖2.2指令隊(duì)列緩沖器CSA19A1奇地址(高字節(jié))存儲(chǔ)體512K8D7D0A19A1地址總線8D15D8高8位數(shù)據(jù)線CSA19A1偶地址(低字節(jié))存儲(chǔ)體512K8D7D08D7D0低8位數(shù)據(jù)線BHEA0信號(hào)組合A0操 作數(shù)據(jù)引腳00從偶地址開始讀/寫一個(gè)字(規(guī)則字)AD15AD010從偶地址開始讀/寫一個(gè)字節(jié)AD7AD001從奇地址開始讀/