數(shù)字電路第二版賈立新1數(shù)字邏輯基礎(chǔ)習(xí)題解答

1、自我檢測(cè)題1 .(26.125)10=(11010.001)2=(1A.2)162 .(100.9375)10=(1100100.1111)23 .(1011111.01101)2=(137.32)8=(95.40625)104 .(133.126)8=(5B.2B)165 .(1011)2><(101)2=(110111)26 .(486)10=(010010000110)8421bcd=(011110111001)余3bcd7 .(5.14)10=(0101.00010100)8421BCD8 .(10010011)8421BCD=(93)109 .基本邏輯運(yùn)算有與、或、非3種

2、。10 .兩輸入與非門輸入為01時(shí)，輸出為1。11 .兩輸入或非門輸入為01時(shí)，輸出為0。12 .邏輯變量和邏輯函數(shù)只有0和1兩種取值,而且它們只是表示兩種不同的邏輯狀態(tài)。13 .當(dāng)變量ABC為100時(shí)，AB+BC=0,(A+B)(A+C)=1。14 .描述邏輯函數(shù)各個(gè)變量取值組合和函數(shù)值對(duì)應(yīng)關(guān)系的表格叫真值表。15 .用與、或、非等運(yùn)算表示函數(shù)中各個(gè)變量之間邏輯關(guān)系的代數(shù)式叫邏輯表達(dá)式。16 .根據(jù)代入規(guī)則可從而=A+B可得至lJABC=A+B+Co17 .寫(xiě)出函數(shù)Z=ABC+(A+BC)(A+C)的反函數(shù)Z=(A+B+C)(A(B+C)+AQ。18 .邏輯函數(shù)表達(dá)式F=(A+B)(A+B+

3、C)(AB+CD)+E,則其對(duì)偶式F7=(AB+ABC+(A+B)(C+D)E。19 .已知F=A(B+C)+CD,其對(duì)偶式Fz=(A+BC)C+D。20 .Y=ABC+C+ABDE的最簡(jiǎn)與-或式為Y=AB+C。21 .函數(shù)Y=AB+Bd的最小項(xiàng)表達(dá)式為Y=-m(1,3,9,11,12,13,14,15)。22 .約束項(xiàng)是不會(huì)出現(xiàn)的變量取值所對(duì)應(yīng)的最小項(xiàng),其值總是等于0。23 .邏輯函數(shù)F(A,B,C)=IIM(1,3,4,6,7),則F(A,B,C)=Em(0,2,5)。24 .VHDL的基本描述語(yǔ)句包括并行語(yǔ)句和順序語(yǔ)句。25 .VHDL的并行語(yǔ)句在結(jié)構(gòu)體中的執(zhí)行是并行的,其執(zhí)行方式與語(yǔ)句

4、書(shū)寫(xiě)的順26 .在VHDL的各種并行語(yǔ)句之間，可以用信號(hào)來(lái)交換信息。27 .VHDL的PROCESS(進(jìn)程)語(yǔ)句是由順序語(yǔ)句組成的.但其本身卻是并行句。28 .VHDL順序語(yǔ)句只能出現(xiàn)在講程語(yǔ)句內(nèi)部,是按程序書(shū)寫(xiě)的順序自上而下、一條一條地執(zhí)行。29 .VHDL的數(shù)據(jù)對(duì)象包括常數(shù)、變量和信號(hào).它們是用來(lái)存放各種類型數(shù)據(jù)的容器。30 .下列各組數(shù)中，是6進(jìn)制的是。A.14752B,62936C.53452D,3748131 .已知二進(jìn)制數(shù)11001010,其對(duì)應(yīng)的十進(jìn)制數(shù)為。A.202B.192C.106D.9232 .十進(jìn)制數(shù)62對(duì)應(yīng)的十六進(jìn)制數(shù)是。A.(3E)16B.(36)16C.(38)1

5、6D.(3D)1633.和二進(jìn)制數(shù)(1100110111.001)2等值的十六進(jìn)制數(shù)是。A.(337.2)16B.(637.1)16C.(1467.1)16D.(C37.4)1634 .下列四個(gè)數(shù)中與十進(jìn)制數(shù)(163)10不相等的是。A.(A3)16B.(10100011)2C.(000101100011)8421BCDD.(100100011)835 .下列數(shù)中最大數(shù)是。A.(100101110)2B.(12F)16C.(301)10D.(10010111)8421BCD36 .和八進(jìn)制數(shù)(166)8等值的十六進(jìn)制數(shù)和十進(jìn)制數(shù)分別為。A.76H,118DB.76H,142DC.E6H,230

6、DD.74H,116D37,已知A=(10.44)10,下列結(jié)果正確的是。A.A=(1010.1)2B,A=(0A.8)16C.A=(12.4)8D,A=(20.21)538 .表示任意兩位無(wú)符號(hào)十進(jìn)制數(shù)需要位二進(jìn)制數(shù)。A.6B.7C.8D.939 .用0、1兩個(gè)符號(hào)對(duì)100個(gè)信息進(jìn)行編碼，則至少需要。A.8位B.7位C.9位D,6位40 .相鄰兩組編碼只有一位不同的編碼是。A.2421BCD碼B.8421BCD碼C.余3碼D,格雷碼41 .下列幾種說(shuō)法中與BCD碼的性質(zhì)不符的是。A.一組4位二進(jìn)制數(shù)組成的碼只能表示一位十進(jìn)制數(shù)B.BCD碼是一種人為選定的09十個(gè)數(shù)字的代碼C.BCD碼是一組4

7、位二進(jìn)制數(shù)，能表示十六以內(nèi)的任何一個(gè)十進(jìn)制數(shù)D.BCD碼有多種42 .余3碼10111011對(duì)應(yīng)的2421碼為。A.10001000B,10111011C.11101110D,1110101143 .一個(gè)四輸入端與非門，使其輸出為0的輸入變量取值組合有種。A.15B.8C.7D.144 .一個(gè)四輸入端或非門，使其輸出為1的輸入變量取值組合有種。A.15B.8C.7D.145 .A®1®0®1®1®0®1=。A.AB.AC.0D.146 .下列四種類型的邏輯門中，可以用實(shí)現(xiàn)與、或、非三種基本運(yùn)算。A.與門B.或門C.非門D.與非門47

8、.若將一個(gè)異或門(設(shè)輸入端為A、B)當(dāng)作反相器使用，則A、B端應(yīng)連A.A或B中有一個(gè)接高電平；B.A或B中有一個(gè)接低電平；C.A和B并聯(lián)使用；D.不能實(shí)現(xiàn)。48 .下列邏輯代數(shù)式中值為0的是。A.A已AB.A©1C.A©0D.A©A49 .與邏輯式A+ABC相等的式子是。A.ABCB.1+BCC.AD.ABC50 .下列邏輯等式中不成立的有B.ABABAB=1d.aAbd=abdA.ABC=(AB)(AC)C.ABAB=151 .F=(A©B©C)+A的最簡(jiǎn)與-或表達(dá)式為。A.F=AB,F=A+Bc+BCC.F=A+B+CD,都不是52 .若已

9、知XY+YZ+YZ=XY+Y,判斷等式(X+Y)(Y+Z)(Y+Z)=(X+Y)Y成立的最簡(jiǎn)單方法是依據(jù)。A.代入規(guī)則B.對(duì)偶規(guī)則C.反演規(guī)則D.反演定理53 .根據(jù)反演規(guī)則，邏輯函數(shù)F=AB+CD的反函數(shù)F=。A.ABCDB.(AB)(CD)C.(AB)(CD)D.ABCD54 .邏輯函數(shù)F=AB+BC的對(duì)偶式F/=。A.(AB)(BC)B.(AB)(BC)C.ABCD.ABBC55 .已知某電路的真值表如表T1.55所示，該電路的邏輯表達(dá)式為。A.F=CB,F=ABCC.F=AB+CD.者B不是表T1.55ABCFABCF0000100000111011010011010111111156

10、 .函數(shù)F=AB+BC,使F=1的輸入ABC組合為。A.ABC=000B.ABC=010C.ABC=101D.ABC=11057 .已知F=ABC+CD,下列組合中，可以肯定使F=0。A.A=0,BC=1B,B=1,C=1C.C=1,D=0D.BC=1,D=158 .在下列各組變量取值中，能使函數(shù)F(A,B,C,D)=Z2m(0,1,2,4,6,13)的值為l是A.1100B.1001C.0110D,111059 .以下說(shuō)法中，是正確的？A.一個(gè)邏輯函數(shù)全部最小項(xiàng)之和恒等于1B.一個(gè)邏輯函數(shù)全部最大項(xiàng)之和恒等于0C. 一個(gè)邏輯函數(shù)全部最小項(xiàng)之積恒等于1D. 一個(gè)邏輯函數(shù)全部最大項(xiàng)之積恒等于16

11、0 .標(biāo)準(zhǔn)或-與式是由構(gòu)成的邏輯表達(dá)式。A,與項(xiàng)相或B.最小項(xiàng)相或C.最大項(xiàng)相與D.或項(xiàng)相與61 .邏輯函數(shù)F(A,B,C)=Sm(0,1,4,6)的最簡(jiǎn)與非-與非式為。A.F=ABACB.F=AB,ACC.F=ABACD.F=ABAC62.若ABCDEFGH為最小項(xiàng)，則它有邏輯相鄰項(xiàng)個(gè)數(shù)為。A.8B.82C.28D.1663.ABC+AD在四變量卡諾圖中有個(gè)小方格是“1”。A.13B.12C.664.VHDL是在年正式推出的。D.5A.1983B.198565.VHDL的實(shí)體部分用來(lái)指定設(shè)計(jì)單元的C.1987OD.1989A.輸入端口B.輸出端口C.引腳D,以上均可66.一個(gè)實(shí)體可以擁什-個(gè)

12、或多個(gè)_oA.設(shè)計(jì)實(shí)體C.輸入67.在VHDL的端口聲明語(yǔ)句中，用A.INB.結(jié)構(gòu)體D.輸出_聲明端口為輸入方向。B.OUTC.INOUT68.在VHDL的端口聲明語(yǔ)句中，用A.IND.BUFFER聲明端口為具有讀功能的輸出方向OUTC.INOUT69 .在VHDL標(biāo)識(shí)符命名規(guī)則中，以A.字母C.字母或數(shù)字70 .在VHDL中，目標(biāo)信號(hào)的賦值符號(hào)是D.BUFFER一開(kāi)頭的標(biāo)識(shí)符是正確的。B.數(shù)字D.下劃線OA.=:B.=C.:=D.<=習(xí)題1 .有人說(shuō)“五彩繽紛的數(shù)字世界全是由0、1及'與、或、非組成的。"你如何理解這句話的含義？答：任何復(fù)雜的數(shù)字電路都可由與、或、非門

13、組成。數(shù)字電路處理的都是0、1構(gòu)成的數(shù)字信號(hào)。2 .用4位格雷碼表示0、1、2、，、8、9十個(gè)數(shù)，其中規(guī)定用0000四位代碼表示數(shù)0,試寫(xiě)出三種格雷碼表示形式。解：G3G2G1G0G3G2G1G0G3G2G1G00000000000000001001001000011011011000010010010000110010110011110011110111111111110101101110111101100110001101000100000103 .書(shū)中表1.2-4中列出了多種常見(jiàn)的BCD編碼方案。試寫(xiě)出余3循環(huán)碼的特點(diǎn)，它與余3碼有何關(guān)系？解：余3循環(huán)碼的主要特點(diǎn)是任何兩個(gè)相鄰碼只有一位

14、不同，它和余3碼的關(guān)系是：設(shè)余3碼為B3B2B1B0,余3循環(huán)碼為G3G2G1G0,可以通過(guò)以下規(guī)則將余3碼轉(zhuǎn)換為余3循環(huán)碼。(1)如果B0和B1相同,則G0為0,否則為1;(2)如果B1和B2相同,則G1為0,否則為1;(3)如果B2和B3相同，貝UG2為0,否貝U為1;4 4)G3和B3相同。4 .如果存在某組基本運(yùn)算，使任意邏輯函數(shù)F(X1,X2,Xn)均可用它們表示，則稱該組基本運(yùn)算組成完備集。已知與、或、非三種運(yùn)算組成完備集，試證明與、異或運(yùn)算組成完備集。解：將異或門的其中一個(gè)輸入端接高電平即轉(zhuǎn)化為非門，根據(jù)A+B=AB可知，利用與門和非門可以構(gòu)成或門，因此，與、異或運(yùn)算可以實(shí)現(xiàn)與、

15、或、非三種運(yùn)算，從而組成完備集。5 .布爾量A、B、C存在下列關(guān)系嗎？(1)已知A+B=A+C,問(wèn)B=C嗎？為什么？(2)已知AB=AC,問(wèn)B=C嗎？為什么？(3)已知A+B=A+C且AB=AC,問(wèn)B=C嗎？為什么？(4)最小項(xiàng)mi5與mi6可合并。解：(1)X,因?yàn)橹灰狝=1,不管B、C為何值，A+B=A+C即成立，沒(méi)有必要B=Co(2) X,不成立，因?yàn)橹灰狝=0,不管B、C為何值，AB=AC即成立，沒(méi)有必要B=C。(3) V,當(dāng)A=0時(shí)，根據(jù)A+B=A+C可得B=C;當(dāng)A=1時(shí)，根據(jù)AB=AC可彳導(dǎo)B=C。(4) X,115=1110011B116=1110100B邏輯不相鄰。6.列出邏

16、輯函數(shù)Y=AB十BC的真值表。解：Y=ABBC=ABBC=AB(BG=ABABC=ABCABCABCY00000010010001101001101111001110AB7.寫(xiě)出如圖P1.7所示邏輯電路的與-或表達(dá)式，列出真值表。圖P1.7F圖P1.8解：F=AABBAB=AABbAB=aBAb=a：bABF0000111011108 .寫(xiě)出如圖P1.8所示邏輯電路的與-或表達(dá)式，列出真值表。解：表達(dá)式F=(ABAB)(BC)=aBABCABC"BCABCABC真值表ABCF000000100100011110011011110011109 .試用與非門實(shí)現(xiàn)邏輯函數(shù)L=AB+BC。解

17、：L=ABBC=ABBC邏輯電路圖ABC10 .根據(jù)圖P1.10所示波形圖，寫(xiě)出邏輯關(guān)系表達(dá)式Z=f(A,B,C),并將表達(dá)式簡(jiǎn)化成最簡(jiǎn)或非-或非表達(dá)式和最簡(jiǎn)與-或-非表達(dá)式。圖P1.10解：根據(jù)波形圖列出真值表：ABCZ00000011010001111000101011011111利用卡諾圖化簡(jiǎn)得到：Z=ABAC=A+C+A+B或非-或非表達(dá)式=AC+aB與或非表達(dá)式11 .用公式法證明：AB+BC+CA=AB+BC+CA解：解法一：Y1=aBBCCAABCABCABCABCABCABC=m(1,2,3,4,5,6%=ABBCCA=ABCABCABCABCABCABC=m1,2,3,4,5

18、,6)丫1=丫2解法二：Yi=aBBCCA=aBcABCABCABCABCABC=AbC+ABC+ABC+ABC+ABC+ABC=AB(C+C)+BC(A+A)+Ca(B+B)=AbBCCa12 .證明不等式ac+bc+aB+d#BC+Ab+ac+d。解：令丫1=AcBCABDY2=BCABACD當(dāng)D=0時(shí)，Y1=AC+BC+AB,Y2=BC+AB+AC列出函數(shù)真值表:ABCY1Y20000100110010010111110011101111100111111從真值表可知:13.已知邏輯函數(shù)達(dá)式。解：最簡(jiǎn)與-或式:Y1邛2=ABC+ABC+BC,求：最簡(jiǎn)與-或式、與非-與非式、最小項(xiàng)表F=A

19、BCABCBC=ABBC與非-與非式：F=ABBC=ABBC最小項(xiàng)之和：F=ABCABCABC14 .已知F(A,B,C)=AB+BC,求其最大項(xiàng)之積表達(dá)式(標(biāo)準(zhǔn)或-與式)。解：方法一：先求最小項(xiàng)之和，再求最大項(xiàng)之積。F=ABC+ABC+ABC=£m(3,6,7)=RM(0,1,2,4,5=(A+B+C)(A+B+C(A+B+C)(A+B+C)(入+B+C方法二：直接求。F=AB+BC=B(A©=(A+B)(A+B)(A+C)=(A+B+。(A+B+C)(A+B+。=(ABC(ABd(ABC)(A+B+C)(A+B+C)(A+B+C)(A+B+C)(A+B+C)15 .某組

20、合邏輯電路如圖P1.15所示:(1)寫(xiě)出函數(shù)Y的邏輯表達(dá)式；(2)將函數(shù)Y化為最簡(jiǎn)與-或式；(3)用與非門畫(huà)出其簡(jiǎn)化后的電路。A=1BC&=1CO解：Y=ABCABCABC=ABACY=ABAC=ABACCYAB16.與非門組成的電路如圖P1.16所示:(1)寫(xiě)出函數(shù)Y的邏輯表達(dá)式；(2)將函數(shù)Y化為最簡(jiǎn)與-或式；(3)用與非門畫(huà)出其簡(jiǎn)化后的電路。圖P1.16解：Y1=AC,Y2=B,Y3=BC,Y4=Y；B=AC+By5=Y2Y3=Bbc=Bcy6=Y4Y5=(ACB)(BC)=ACBCY7;Y3D;BCDY=Y6Y7=ACBCBCD=ACBCBCD=ACBCD=ACBCDACBD解

21、：L1=ABCABCL2=L1ABC=ABCABCABC=(ABC)(ABC)(ABC)真值表ABCL1L2ABCL1L2000101000100101101010100111001011101110018 .用公式法化簡(jiǎn)邏輯函數(shù)：(1) F=AB+AC+BC+ABCD(2) FABACBCCDD(3) F=ABACCDBCDBCEBCEBCDFG(4) ABCBDBCCDACEBECDE=DBEACDCBE解(1)F=AB+AC+BC+ABCD=AB+AC+BC=AB+(A+BC=AB+ABC=AB+C(2)F=ABACBCCDD=ABACBCCD=ABCAB，元D=ABCCD=1(5) F

22、=ABACCDBCDBCEBCEBCDFG=AB+AC+CD+BC+BD+BCE+BCE+BCDFG(禾用摩根定理)=ABAC-BCCd-bC-BDBCEBCEBcDFG(包含律逆應(yīng)用)二ABACBCDBDBCEBCEBCDFG=ACBCDCE(6) Y=ABCBDBCCDACEBECDE二BCBDCDACEBECDEBDCDACEBECDE=BDCDACEBE19 .將以下邏輯函數(shù)化簡(jiǎn)為：(1)最簡(jiǎn)或-與式；(2)最簡(jiǎn)或非-或非式。Y(A,B,C,D)=(ABD)(ABD)(ABD)(ACD)(ACD)解：(1)求函數(shù)丫的對(duì)偶式Y(jié)'Y'=ABD+ABD+ABD+ACD+ACD

23、(2)化簡(jiǎn)Y'用公式化簡(jiǎn)法化簡(jiǎn)，得Y'=ABD+ABD+ABD+ACD+ACD=(ABD+ABD)+(ABD+ABD)+(ACD+ACD)配項(xiàng)ABD,結(jié)合律=ADABACABAB=A(3)求Y'的對(duì)偶式(Y')',即函數(shù)YY=(Y')'=(A+D)(A+B)(A+C)最簡(jiǎn)或-與式再兩次求反Y=(AD)(AB)(AC)二(AD)(AB)(AC)最簡(jiǎn)或非-或非式20.若兩個(gè)邏輯變量X、Y同時(shí)滿足X+Y=1和XY=0,則有X=Y。利用該公理證明:ABCD+ABCD=AB+BC+CD+DA。證：令X=ABCD+ABCD,Y=AB+BC+CD+DA

24、XY=(ABCDABCD)(ABBCCDDA)=0且XY=ABCDABCDABBCCDDA=acd+ACD+aB+bC+cD+dA(利用公式a+Ab=a+b)=AC+AC+AB+BC+CD+DA(利用公式A+Ab=A+B)=AC+DA+CD+AC+AB+BC+CD(利用公式AB+Ac+BC=AB+7c)=AC+DA+C+AC+AB+BC(利用公式AB+aB=A)=dA+C+A+aB+B(利用公式AB+A=A)=CAAB=1CB=1.X=Y,原等式成立。21.試用卡諾圖法將邏輯函數(shù)化為最簡(jiǎn)與-或式:(1)F(A,B,C)=Em(0,1,2,4,5,7)(2)F(A,B,C,D)=Em(4,5,6

25、,7,8,9,10,11,12,13)(3)F(A,B,C,D)=Em(0,2,4,5,6,7,12)+匯d(8,10)(4)F(A、B、C、D)=Em(5、7、13、14)+Ed(3、9、10、11、15)解：（1）(3)F(A,B,C)=BAC-ACF=ABABBC(4)F=BDACFA,B,C,D)=CDABBD22.求下面函數(shù)表達(dá)式的最簡(jiǎn)與-或表達(dá)式和最簡(jiǎn)與-或-非表達(dá)式。F=Em(0,6,9,10,12,15)+Ed(2,7,8,11,13,14)解：最簡(jiǎn)與-或表達(dá)式F=ACDBDF=ACDBD=ACDBD=A(CD)(BD)=ABCAD23.求F(A,B,C,D)=Em(0,1,4

26、,7,9,10,13)+Ed(2,5,8,12,15)的最簡(jiǎn)與-或式及最簡(jiǎn)或-與式。解：(1)最簡(jiǎn)與-或式F=CBDBD(2)最簡(jiǎn)或-與式方法一：根據(jù)最簡(jiǎn)與-或式變換得到：F=0+BD+BD=C(B+D)(B+D)=BCD+BCDF=BCD+BCD=(B+C+D)(B+C+D)方法二：利用卡諾圖對(duì)0方格畫(huà)包圍圈。F=(B芯+D)(B+C+D)24 .用卡諾圖化簡(jiǎn)邏輯函數(shù)y=bCd+Nbcd+aBCd，給定約束條件為：CD+CD=0。解:25 .用卡諾圖化簡(jiǎn)邏輯函數(shù)Y=(A©B)CD+ABC+ACD,給定約束條件為：AB+CD解：Y=(A母B)CD+ABC+ACD=ABCD+ABCD+ABC+ACDY=BADAC26.用卡諾圖化簡(jiǎn)邏輯函數(shù):Y=(ABCD)(AB)(ABD)(BC)(BCD)解：方法一：直接按照或-與表達(dá)式畫(huà)卡諾圖001101_0>00lo_110lo_0,110<0J111000111100上00000000/10f110010000111100111方法Y=(BD)(CD)(AD)Y=BDACDY=ABCDABABDBCBCDY=ADCDBDY=Y=(AD)(CD)(BD)求M=F-G及N